公开(公告)号：KR101095313B1

公开(公告)日：2011-12-16

申请号：KR1020090062024

申请日：2009-07-08

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 나카바야시하지메 ,  아카사카야스시 ,  시바타테츠야

IPC: H01L21/8247 ,  H01L27/115 ,  G11C16/00

CPC classification number: H01L29/792 ,  H01L21/28282 ,  H01L29/4234 ,  H01L29/513

Abstract: (과제) 종래에 비해 블록 산화막의 전자 주입의 억제 작용을 향상시킬 수 있어, 데이터 소거 속도의 향상과 데이터 소거 동작의 확실성의 향상을 도모할 수 있는 메모리 장치를 제공한다.
(해결 수단) 실리콘 기판(1)의 위에는, 터널 산화막(2), 전하 트랩막(3), 블록 산화막(4)의 3층을 적층하여 구성된 게이트 절연막(5)이 형성되어 있다. 또한, 게이트 절연막(5)의 위에는, 게이트 전극(6)이 형성되어 있다. 블록 산화막(4)은, 제1 블록 산화막(4a)과 제2 블록 산화막(4b)을 적층하여 구성되어 있다. 게이트 전극(6)측의 제2 블록 산화막(4b)은, 제1 블록 산화막(4a)에 비해 보다 유전율이 높고, 전자 친화력이 큰 유전 재료로 구성되어 있다.
터널 산화막, 전하 트랩막, 블록 산화막

公开(公告)号：KR1020100008756A

公开(公告)日：2010-01-26

申请号：KR1020090062024

申请日：2009-07-08

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 나카바야시하지메 ,  아카사카야스시 ,  시바타테츠야

IPC: H01L21/8247 ,  H01L27/115 ,  G11C16/00

CPC classification number: H01L29/792 ,  H01L21/28282 ,  H01L29/4234 ,  H01L29/513 ,  H01L29/66833

Abstract: PURPOSE: A memory device is provided to improve data erase speed by improving an electron injection suppression operation of a block oxide layer. CONSTITUTION: A gate insulation layer(5) is formed on a silicon substrate(1). A gate insulation layer includes a tunnel oxide layer(2), a charge trap layer(3), and a block oxide layer(4). The block oxide layer is comprised of a first block oxide layer(4a) and a second block oxide layer(4b). A dielectric material of a second block oxide layer has higher dielectric constant and electron affinity than the dielectric material of the first block oxide layer. The thickness of the first block oxide layer is thinner than the thickness of the second block oxide layer. A gate electrode(6) is formed on the gate insulation layer.

Abstract translation: 目的：提供一种通过改善块状氧化物层的电子注入抑制操作来提高数据擦除速度的存储器件。 构成：在硅衬底（1）上形成栅绝缘层（5）。 栅极绝缘层包括隧道氧化物层（2），电荷陷阱层（3）和块状氧化物层（4）。 块状氧化物层由第一块状氧化物层（4a）和第二块状氧化物层（4b）构成。 第二块状氧化物层的介电材料具有比第一块状氧化物层的介电材料更高的介电常数和电子亲和力。 第一块状氧化物层的厚度比第二块状氧化物层的厚度薄。 栅电极（6）形成在栅极绝缘层上。

公开(公告)号：KR1020140018156A

公开(公告)日：2014-02-12

申请号：KR1020130092141

申请日：2013-08-02

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 나카바야시하지메 ,  히로타요시히로

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/144 ,  H01L27/2427 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1616 ,  H01L45/1666

Abstract: A switch device using a crossbar memory array having a nonvolatile memory device includes a semiconductor layer made of semiconductor having the I-V characteristic of negative resistance, a lamination body where the semiconductor layer and an insulating layer are stacked, and a pair of electrodes for bonding the lamination body. [Reference numerals] (1) Semiconductor film(chalcogenide); (2) Insulation film; (4,5) Electrode layer

Abstract translation: 使用具有非易失性存储器件的交叉存储器阵列的开关器件包括由具有负电阻的IV特性的半导体制成的半导体层，层叠半导体层和绝缘层的层叠体，以及一对电极， 层压体。 （附图标记）（1）半导体膜（硫族化物）; （2）绝缘膜; （4,5）电极层