公开(公告)号：KR1020170060093A

公开(公告)日：2017-05-31

申请号：KR1020177010914

申请日：2015-07-10

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 기쿠치유우키 ,  나가이히로유키 ,  히로타요시히로 ,  스즈키미키오

IPC: H01L21/3065 ,  H01L21/768 ,  C23C14/14 ,  H01L21/033 ,  H01L21/203

CPC classification number: H01L21/31144 ,  C23C14/14 ,  C23C14/185 ,  H01L21/311 ,  H01L21/768

Abstract: 피처리체에존재하는에칭대상막(102)을에칭하기위한메탈하드마스크(103)는박막형성기술로형성된아몰퍼스합금막으로이뤄진다. 박막형성기술로서물리증착법을이용하는것이바람직하고, 그중에스퍼터링을매우적합하게이용할수 있다. 메탈하드마스크(103)는, 에칭대상막(102)의위에박막형성기술에의해아몰퍼스합금막을성막하고, 아몰퍼스합금막을패턴화하는것으로얻을수 있다.

Abstract translation: 用于蚀刻存在于待处理对象中的蚀刻目标膜102的金属硬掩模103由通过薄膜形成技术形成的非晶合金膜形成。 作为薄膜形成技术，优选使用物理气相沉积，并且可以适当地使用溅射。 金属硬掩模103可以通过薄膜形成技术在被蚀刻膜102的表面上形成非晶质合金膜并对该非晶质合金膜进行图案化而得到。

公开(公告)号：KR1020070023610A

公开(公告)日：2007-02-28

申请号：KR1020060080753

申请日：2006-08-24

Applicant: 도쿄엘렉트론가부시키가이샤 ,  가부시끼가이샤 오크테크 ,  이비덴 가부시키가이샤

Inventor： 야마니시요시키 ,  하라다무네오 ,  기타노다카히로 ,  가와구치다츠조 ,  히로타요시히로 ,  야마다긴지 ,  시노다도모타카 ,  오쿠무라가츠야 ,  가와노슈이치

IPC: H01G5/00 ,  H01G4/002

CPC classification number: H01L2924/19041

Abstract: 본 발명은 고품질 콘덴서와 그 제조 방법을 제공하는 것을 목적으로 한다.
콘덴서(10)는 산화막(12) 상에 형성된 하부 전극(13a)과, 하부 전극(13a) 상에 형성된 유전체층(14)과, 하부 전극(13a)에 유전체층(14)을 사이에 두고 대향하도록 형성된 상부 전극(15a)과, 상부 전극(15a)을 덮고, 상부 전극(15a)의 개구부(62v) 및 유전체층(14)의 개구부(61v)를 덮도록 형성된 상부 전극(15b)을 구비한다. 유전체층(14) 상에 상부 전극(15a)이 형성됨으로써, 이 상부 전극을 마스크로 하여 유전체층(14)을 패터닝하는 것이 가능해지며, 유전체층(14) 내로의 불순물 확산을 억제하고, 또한, 상부 전극(15b)에 의해 유전체층(14)이 에칭액, 현상액 등에 노출되는 사태를 방지하여 고품질 유전체층(14)을 구비하는 콘덴서(10)를 제공할 수 있다.
콘덴서, 인터포저, 전극 패드, 유전체, 배리어

公开(公告)号：KR1020020019909A

公开(公告)日：2002-03-13

申请号：KR1020017014204

申请日：2001-03-07

Applicant: 도쿄엘렉트론가부시키가이샤 ,  호쿠토 덴시 고교 가부시키가이샤

Inventor： 야카베마사미 ,  마츠모토도시유키 ,  히로타요시히로 ,  나카노고이치

IPC: G01R27/02

Abstract: 코어부(1)의 제2 연산 증폭기(11)는 반전 입력 단자와 출력 단자를 단락한다. 비반전 입력 단자에 신호선(19)을 접속한다. 신호선(19)에 용량 센서(18)를 접속한다. 제1 연산 증폭기(12)는 비반전 입력 단자를 접지한다. 반전 입력 단자에 제1 저항(15) 및 제2 저항(16)의 각각 일단을 접속한다. 제1 저항(15)의 다른 단은 교류 전압 발생기(14)에 접속한다. 제2 저항(16)의 다른 단은 제1 연산 증폭기(11)의 출력 단자에 접속한다. 코어부(1)의 신호 출력 단자(21)는 반전 증폭 디바이스(2)에 접속한다. 코어부(1)의 교류 출력 단자(22) 및 반전 증폭 디바이스부(2)의 반전 출력 단자(42)는 가산 디바이스(3)에 접속한다. 연산 증폭기(36)(40)의 비반전 입력 단자는 접지한다.

公开(公告)号：KR101923841B1

公开(公告)日：2018-11-29

申请号：KR1020177010914

申请日：2015-07-10

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 기쿠치유우키 ,  나가이히로유키 ,  히로타요시히로 ,  스즈키미키오

IPC: H01L21/3065 ,  H01L21/768 ,  C23C14/14 ,  H01L21/033 ,  H01L21/203

CPC classification number: H01L21/31144 ,  C23C14/14 ,  C23C14/185 ,  H01L21/311 ,  H01L21/768

Abstract: 피처리체에존재하는에칭대상막(102)을에칭하기위한메탈하드마스크(103)는박막형성기술로형성된아몰퍼스합금막으로이뤄진다. 박막형성기술로서물리증착법을이용하는것이바람직하고, 그중에스퍼터링을매우적합하게이용할수 있다. 메탈하드마스크(103)는, 에칭대상막(102)의위에박막형성기술에의해아몰퍼스합금막을성막하고, 아몰퍼스합금막을패턴화하는것으로얻을수 있다.

公开(公告)号：KR1020120069754A

公开(公告)日：2012-06-28

申请号：KR1020127011218

申请日：2010-09-29

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 사토요시히로 ,  시오자와도시히코 ,  니시타다츠오 ,  히로타요시히로

IPC: H01L21/316 ,  H01L21/76

CPC classification number: H01L21/76224 ,  H01J37/32192 ,  H01L21/02236 ,  H01L21/31111 ,  H01L21/823857

Abstract: 희생 산화막의 형성과 웨트 에칭에 의한 박리, 및/또는 이산화 규소막의 형성과 웨트 에칭에 의한 박리를 실행하는 반도체 장치의 제조 프로세스에 있어서, 희생 산화막 및/또는 이산화 규소막의 형성을, 플라즈마 처리 장치의 처리 용기 내에서, 산소를 포함하는 처리 가스를 이용하여 생성시킨 O(
1 D
2 ) 래디컬이 지배적인 플라즈마에 의해 실행한다.

公开(公告)号：KR1020100014557A

公开(公告)日：2010-02-10

申请号：KR1020097019928

申请日：2008-03-25

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 고노마사유키 ,  니시타다츠오 ,  나카니시도시오 ,  히로타요시히로

IPC: H01L21/205 ,  H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/3185 ,  C23C16/345 ,  C23C16/511 ,  H01L21/28282 ,  H01L29/792 ,  H01L21/28202

Abstract: A plasma processing apparatus (100) introduces microwaves into a chamber (1) by a flat antenna (31) which has a plurality of holes. A material gas, which contains a nitrogen-containing compound and a silicon-containing compound, is introduced into the chamber (1) by using the plasma processing apparatus, and plasma is generated by the microwaves. Then, a silicon nitride film is deposited by the plasma on a surface of a body to be processed. The trap density of the silicon nitride film is controlled by adjusting the conditions of the plasma CVD process.

Abstract translation: 等离子体处理装置（100）通过具有多个孔的平面天线（31）将微波引入室（1）。 通过使用等离子体处理装置将含有氮化合物和含硅化合物的原料气体引入室（1），由微波产生等离子体。 然后，通过等离子体将氮化硅膜沉积在待加工物体的表面上。 通过调整等离子体CVD工艺的条件来控制氮化硅膜的陷阱密度。

公开(公告)号：KR1020060127239A

公开(公告)日：2006-12-11

申请号：KR1020067020163

申请日：2005-03-01

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 아시가키시게오 ,  가토요시히로 ,  히로타요시히로 ,  무라키유스케 ,  가와사키데쓰 ,  시무라사토루

IPC: H01L21/027

CPC classification number: G03F7/42 ,  H01L21/31133 ,  H01L21/31144 ,  H01L21/67051 ,  H01J2237/3342

Abstract: Disclosed is a method for processing a substrate comprising a step for sequentially forming an Si-C film and a resist film on an object film to be etched which is formed on a substrate, a first etching step for etching the Si-C film using the resist film as a mask, and a second etching step for etching the object film using the resist film and the Si-C film as a mask. This method further comprises a separation step at a desired timing wherein the resist film is separated. The separation step has a preparation sub-step for preparing an organic solvent as a remover, and an application sub-step for applying the organic solvent to the resist film.

Abstract translation: 公开了一种用于处理衬底的方法，包括在形成在衬底上的被蚀刻对象膜上依次形成Si-C膜和抗蚀剂膜的步骤，用于使用该蚀刻步骤蚀刻Si-C膜的第一蚀刻步骤 抗蚀剂膜作为掩模，以及第二蚀刻步骤，用于使用抗蚀剂膜和Si-C膜作为掩模来蚀刻物体膜。 该方法还包括分离步骤，其中所述抗蚀剂膜被分离。 分离步骤具有制备作为除去剂的有机溶剂的制备子步骤和将有机溶剂施加到抗蚀剂膜的应用子步骤。

公开(公告)号：KR100558379B1

公开(公告)日：2006-03-10

申请号：KR1019997008619

申请日：1999-01-14

Applicant: 도쿄엘렉트론가부시키가이샤 ,  호쿠토 덴시 고교 가부시키가이샤

Inventor： 히로시마다츠오 ,  나카노고이치 ,  하라다무네오 ,  마츠모토도시유키 ,  히로타요시히로

IPC: G01R27/26

CPC classification number: G01R27/2605

Abstract: 목표물의 임피던스를 전압으로 변환하는 임피던스-전압 변환기가 설명되는 데, 이것은 연산증폭기(OP)와, 신호선 및 차폐소자로 이루어지는 동축 케이블과, 교류신호 발생기를 포함한다. 피이드백 임피던스 회로가 연산증폭기의 출력단자와 반전 입력단자 사이에 접속됨으로써, 비반전 입력단자 및 반전 입력단자가 가상의 쇼트상태로 된다. 신호선의 한 쪽 단부는 연산증폭기의 반전 입력단자에 접속되고, 다른 쪽 단부는 목표물의 한 쪽 전극에 접속되며, 교류신호 발생기는 연산증폭기의 비반전 입력단자에 접속된다. 차폐소자는 신호선을 둘러싸는 적어도 하나의 차폐층을 포함하며 연산증폭기의 비반전 입력단자에 접속되어, 연산증폭기의 입력단자들의 가상의 쇼트로 인하여 신호선과 차폐층이 동일한 전압이 되어, 결국 신호선 상의 노이즈를 감소하게 된다.

公开(公告)号：KR1020010005556A

公开(公告)日：2001-01-15

申请号：KR1019997008619

申请日：1999-01-14

Applicant: 도쿄엘렉트론가부시키가이샤 ,  호쿠토 덴시 고교 가부시키가이샤

Inventor： 히로시마다츠오 ,  나카노고이치 ,  하라다무네오 ,  마츠모토도시유키 ,  히로타요시히로

IPC: G01R27/26

CPC classification number: G01R27/2605

Abstract: 목표물의임피던스를전압으로변환하는임피던스-전압변환기가설명되는데, 이것은연산증폭기(OP)와, 신호선및 차폐소자로이루어지는동축케이블과, 교류신호발생기를포함한다. 피이드백임피던스회로가연산증폭기의출력단자와반전입력단자사이에접속됨으로써, 비반전입력단자및 반전입력단자가가상의쇼트상태로된다. 신호선의한 쪽단부는연산증폭기의반전입력단자에접속되고, 다른쪽 단부는목표물의한 쪽전극에접속되며, 교류신호발생기는연산증폭기의비반전입력단자에접속된다. 차폐소자는신호선을둘러싸는적어도하나의차폐층을포함하며연산증폭기의비반전입력단자에접속되어, 연산증폭기의입력단자들의가상의쇼트로인하여신호선과차폐층이동일한전압이되어, 결국신호선상의노이즈를감소하게된다.

Abstract translation: 阻抗的目标的阻抗转换到中描述了一种电压 - 电压转换器，其包括同轴电缆，并且包括运算放大器（OP）的AC信号发生器，以及信号线和屏蔽元件。 被连接在输出端和所述运算放大器的所述反相输入端之间的反馈阻抗电路，非反相输入端子和反相输入端子是在所述短路状态。 所述信号线的一端连接到运算放大器的反相输入端子，另一端连接到所述目标的一个电极，AC信号发生器连接到所述运算放大器的非反相输入端。 围绕信号线屏蔽元件包括至少一个屏蔽层和连接到所述运算放大器的非反相输入端，由于在运算放大器的输入端子的短路等于所述信号线和所述屏蔽层的电压，在端信号 从而减少噪音。

公开(公告)号：KR101250057B1

公开(公告)日：2013-04-03

申请号：KR1020107005863

申请日：2009-02-06

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 고바야시다카시 ,  가타야마다이스케 ,  사토요시히로 ,  호리이준지 ,  히로타요시히로

IPC: H01L21/3105

CPC classification number: H01L21/3105 ,  H01J37/32192 ,  H01J37/3222 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28273 ,  H01L21/67167 ,  H01L21/76232 ,  H01L27/11521 ,  H01L29/66795

Abstract: 복수의 구멍을 갖는 평면 안테나(31)에 의해 챔버 내에 마이크로파를 도입하는 플라즈마 처리 장치(100)를 이용하여, 챔버(1) 내에 희가스와 산소를 포함하는 처리 가스를 도입하고 평면 안테나(31)에 의해 마이크로파를 도입해서, 6.7 Pa 이상 267 Pa 이하의 범위 내의 압력 조건으로 O
2
+ 이온 및 O(
1 D
2 ) 라디칼이 주체인 플라즈마를 발생시켜, 그 플라즈마에 의해 절연막을 개질시킨다.