中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

5 records (took 0.017 seconds)

    반도체 소자 형성 방법 및 ＭＯＳＦＥＴ 소자 형성 방법
    1.
    发明公开
    반도체 소자 형성 방법 및 ＭＯＳＦＥＴ 소자 형성 방법 有权
    具有含锗含锗层的器件的UV辅助电介质形成

    公开(公告)号：KR1020090077802A

    公开(公告)日：2009-07-15

    申请号：KR1020097008624

    申请日：2007-08-28

    Applicant: 도쿄엘렉트론가부시키가이샤

    Inventor： 레우싱크게르트

    IPC: H01L21/268 ,  H01L21/336

    CPC classification number: C23C16/30 ,  C23C16/24 ,  H01L21/28202 ,  H01L21/32105 ,  H01L21/3211 ,  H01L29/1054 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/518 ,  H01L29/78

    Abstract: A method of forming a semiconductor device includes providing a substrate in a vacuum processing tool, the substrate having a strained Ge-containing layer on the substrate and a Si-containing layer on the strained Ge-containing layer, maintaining the substrate at a temperature less than 700°C, and exposing the Si-containing layer to oxidation radicals in an UV-assisted oxidation process to form a Si-containing dielectric layer while minimizing oxidation and strain relaxation in the underlying strained Ge-containing layer. A semiconductor device containing a substrate, a strained Ge-containing layer on the substrate, and a Si-containing dielectric layer formed on the strained Ge-containing layer is provided. The semiconductor device can further contain a gate electrode layer on the Si-containing dielectric layer or a high-k layer on the Si-containing dielectric layer and a gate electrode layer on the high-k layer.

    Abstract translation: 形成半导体器件的方法包括在真空处理工具中提供衬底，所述衬底在衬底上具有应变的Ge含有层，并且在应变的含Ge层上含有Si层，将衬底保持在较低的温度 并且在UV辅助氧化工艺中将含Si层暴露于氧化基团以形成含Si的电介质层，同时使下层的应变Ge含量层中的氧化和应变弛豫最小化。 提供了一种包含衬底，在衬底上的应变Ge含有层和形成在应变Ge含有层上的含Si电介质层的半导体器件。 半导体器件还可以在含Si电介质层上的栅极电极层或含Si介质层上的高k层和高k层上的栅电极层中包含栅极电极层。

    반도체 디바이스의 게이트 스택 처리 방법 및 반도체 디바이스의 게이트 스택 처리 시스템
    3.
    发明公开
    반도체 디바이스의 게이트 스택 처리 방법 및 반도체 디바이스의 게이트 스택 처리 시스템 有权
    制造半导体器件的方法

    公开(公告)号：KR1020070100719A

    公开(公告)日：2007-10-11

    申请号：KR1020077014095

    申请日：2005-11-30

    Applicant: 도쿄엘렉트론가부시키가이샤

    Inventor： 와다코리 ,  레우싱크게르트

    IPC: H01L21/336

    CPC classification number: H01L21/02321 ,  H01L21/02123 ,  H01L21/02175 ,  H01L21/0234 ,  H01L21/28079 ,  H01L21/316 ,  H01L29/495

    Abstract: A method for treating a gate stack in the fabrication of a semiconductor device by providing a substrate containing a gate stack having a dielectric layer formed on the substrate and a metal-containing gate electrode layer formed on the high-k dielectric layer, forming low-energy excited dopant species from a process gas in a plasma, and exposing the gate stack to the excited dopant species to incorporate a dopant into the gate stack. The method can be utilized to tune the workfunction of the gate stack.

    Abstract translation: 一种在制造半导体器件中处理栅叠层的方法，其特征在于，提供一种基板，该基板含有形成在基板上的电介质层的栅叠层和形成在高k电介质层上的含金属的栅电极层， 来自等离子体中的工艺气体的能量激发的掺杂剂物质，并且将栅极堆叠暴露于激发的掺杂物种类以将掺杂剂掺入到栅极堆叠中。 该方法可用于调整栅极堆叠的功能。

    반도체 소자 형성 방법 및 ＭＯＳＦＥＴ 소자 형성 방법
    4.
    发明授权
    반도체 소자 형성 방법 및 ＭＯＳＦＥＴ 소자 형성 방법 有权
    具有含锗含锗层的器件的UV辅助电介质形成

    公开(公告)号：KR101307658B1

    公开(公告)日：2013-09-12

    申请号：KR1020097008624

    申请日：2007-08-28

    Applicant: 도쿄엘렉트론가부시키가이샤

    Inventor： 레우싱크게르트

    IPC: H01L21/268 ,  H01L21/336

    CPC classification number: C23C16/30 ,  C23C16/24 ,  H01L21/28202 ,  H01L21/32105 ,  H01L21/3211 ,  H01L29/1054 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/518 ,  H01L29/78

    Abstract: 반도체 소자를 형성하는 방법은, 변형 Ge 함유층이 위에 있고 이 변형 Ge 함유층 위에 Si 함유층을 갖는 기판을 진공 처리 툴 내에 제공하는 제공 단계와, 상기 기판을 700℃ 미만의 온도로 유지하는 유지 단계와, 하부의 변형 Ge 함유층에서의 산화 및 이완 변형(strain relaxation)을 최소화하면서, UV 지원식(UV-assisted) 산화 공정에서 상기 Si 함유층을 산화 라디칼에 노출시켜 Si 함유 유전체층을 형성하는 노출 단계를 포함한다. 기판과, 기판 위의 변형 Ge 함유층과, 변형 Ge 함유층 위에 형성된 Si 함유 유전체층을 포함하는 반도체 소자가 제공된다. 반도체 소자는 Si 함유 유전체층 위의 게이트 전극층 또는, Si 함유 유전체층 위의 고유전율층과, 이 고유전율층 위의 게이트 전극층을 더 포함할 수 있다.

Patent Agency Ranking