公开(公告)号：KR100373789B1

公开(公告)日：2003-05-22

申请号：KR1019970007286

申请日：1997-03-05

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 카와노유미코 ,  호사카시게토시 ,  와다유이치 ,  코바야시히로시 ,  야노테츠야

IPC: H01L21/768

CPC classification number: H01L21/7685 ,  H01L21/2855 ,  H01L21/76847 ,  H01L21/76879 ,  H01L21/76882

Abstract: The multilevel interconnection forming method of the present invention comprises the following. A metal film containing aluminum is deposited on an insulating film of a substrate, and the metal film is patterned, to form a wiring layer of a first layer. An interlayer dielectric film forming part of the first layer is formed on an entire surface of the substrate, such that the interlayer dielectric film covers the wiring layer from upside. A hole is formed at a predetermined position of the interlayer dielectric film such that the hole reaches the wiring layer of the first layer. Aluminum is selectively deposited and filled into the hole by a CVD method, such that the aluminum is filled at a volume ratio smaller than 100% with respect to the hole. An active metal film is formed on an entire upper surface of an interlayer dielectric film including the hole filled with the aluminum. A metal layer containing aluminum is formed on the active metal film. The metal layer is made to flow into the hole by reflowing, to completely fill the hole and to planarize the surface of the metal layer. The metal layer is subjected to be patterned, to form a wiring layer of a second layer, after the surface of the metal layer is planarized by the reflowing.

Abstract translation: 本发明的多级互连形成方法包括以下步骤。 将包含铝的金属膜沉积在基板的绝缘膜上，并对该金属膜进行图案化，以形成第一层的布线层。 形成第一层的一部分的层间介电膜形成在基板的整个表面上，使得层间介电膜从上侧覆盖布线层。 在层间绝缘膜的预定位置处形成孔，使得该孔到达第一层的布线层。 通过CVD方法将铝选择性地沉积并填充到孔中，使得铝以相对于孔小于100％的体积比填充。 活性金属膜形成在包括填充有铝的孔的层间绝缘膜的整个上表面上。 在活性金属膜上形成含有铝的金属层。 通过回流使金属层流入孔中，以完全填充孔并平坦化金属层的表面。 在通过回流使金属层的表面平坦化之后，对金属层进行图案化，以形成第二层的布线层。

公开(公告)号：KR1019970067776A

公开(公告)日：1997-10-13

申请号：KR1019970007286

申请日：1997-03-05

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 카와노유미코 ,  호사카시게토시 ,  와다유이치 ,  코바야시히로시 ,  야노테츠야

IPC: H01L21/768

Abstract: 본 발명에 따른 반도체 장치의 다층 배선 형성 방법은, 기판의 절연막상에 알루미늄을 포함하는 금속막을 퇴적시켜 패터닝함으로써 제1층의 배선층을 형성하고, 배선층을 위쪽에서 덮도록 기판상의 전면에 걸쳐, 제1층을 구성하는 층간 절연막을 형성하며, 층간 절연막의 소정의 위치에서, 제1층의 배선층에 도달하는 접속 구멍을 형성하고, 접속 구멍에 대해 100%보다도 적은 체적의 비율로 부족한 듯이 알루미늄을 CVD 법에 의해 선택적으로 퇴적시켜 매립하며, 알루미늄이 매립된 접속 구멍을 포함하는 층간 절연막의 표면 전체에 활성 금속막을 형성하고, 활성 금속막상에 알루미늄을 포함하는 금속층을 형성하며, 리플로우에 의해서 금속층을 접속 구멍내에 유입하여 접속 구멍을 완전히 묻음과 동시에 금속층의 표면을 평탄화하고, 리플로우에 의해서 금속층의 표면이 평탄화된 후, 이 금속층을 패터닝함으로써 제2층의 배선층을 형성한다.