公开(公告)号：KR100998020B1

公开(公告)日：2010-12-03

申请号：KR1020080051186

申请日：2008-05-30

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 아카사카야스시 ,  후키아게노리아키 ,  카토요시히로 ,  하세베카즈히데 ,  초우파오화

IPC: H01L21/336

CPC classification number: H01L21/823864 ,  H01L21/823814

Abstract: 측벽 스페이서를 제거한 반도체 장치에, 원하는 특성을 재현성 좋고 안정되게 줄 수 있고, 제조 공정의 관리도 용이화할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
게이트 전극(7)의 측면 상에 측벽 스페이서(10)를 형성하고, 활성 영역(3) 내에 제 2 도전형의 한 쌍의 소스 및 드레인 영역(14)을 형성하여, 반도체층(1) 상, 소자 분리 영역(4) 상, 측벽 스페이서(10) 상 및 게이트 전극(7) 상을 금속막(18)으로 덮고, 금속막(18)을, 반도체층(1) 및 게이트 전극(7)에 반응시켜, 소스 및 드레인 영역(14) 및 게이트 전극(7)을 부분적으로 저저항화하고, 소자 분리 영역(4), 게이트 전극의 저저항화된 부분(19) 및 소스 및 드레인 영역(14)의 저저항화된 부분(19)을 에칭하기 어려우며, 금속막(18)의 미반응 부분 및 측벽 스페이서(10)를 에칭하기 쉬운 에쳔트를 이용하여, 금속막(18)의 미반응 부분 및 측벽 스페이서(10)를 일괄적으로 제거한다.

Abstract translation: 一种半导体器件，去除所述侧壁间隔件，并且可以是良好的和可重复的稳定所期望的特性，以用于制造可在制造过程中所管理的半导体器件的方法是容易的。

公开(公告)号：KR1020080106127A

公开(公告)日：2008-12-04

申请号：KR1020080051186

申请日：2008-05-30

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 아카사카야스시 ,  후키아게노리아키 ,  카토요시히로 ,  하세베카즈히데 ,  초우파오화

IPC: H01L21/336

CPC classification number: H01L21/823864 ,  H01L21/823814

Abstract: A manufacturing method of the semiconductor device is provided to improve the operation speed and increase the operation current by removing the side wall spacer. A manufacturing method of the semiconductor device comprises the following processes: the process of forming the gate electrode(7) on the active area of semiconductor layer having the active area and the element isolation region(4); the process for forming the side wall spacer(10) on the side of the gate electrode using different material from the semiconductor layer, the element isolation region and the gate electrode; the process for introducing the impurity within the active area, and forming a pair of source and drain region(14) within the active area using the element isolation region, the gate electrode and the side wall spacer as a mask; the process of covering the gate electrode, the semiconductor layer, the element isolation region, and the side wall spacer with the metal layer(18); the process of partly making the source and drain region and the gate electrode into lower resistance.

Abstract translation: 提供半导体器件的制造方法，以通过去除侧壁间隔物来提高操作速度并增加操作电流。 半导体器件的制造方法包括以下处理：在具有有源区域和元件隔离区域（4）的半导体层的有源区上形成栅电极（7）的工序; 使用与半导体层，元件隔离区域和栅极电极不同的材料在栅电极侧形成侧壁间隔物（10）的工艺; 用于在有源区域内引入杂质的工艺，以及使用元件隔离区域，栅极电极和侧壁间隔物作为掩模在有源区域内形成一对源极和漏极区域（14）; 用金属层（18）覆盖栅电极，半导体层，元件隔离区域和侧壁间隔物的工艺; 部分使源极和漏极区域以及栅电极成为较低电阻的过程。