公开(公告)号：KR101145368B1

公开(公告)日：2012-05-15

申请号：KR1020100076944

申请日：2010-08-10

Applicant: 동국대학교 산학협력단

Inventor： 송민규 ,  김대윤 ,  문준호 ,  박성현

IPC: H03F3/50 ,  H03F3/45

Abstract: 본 발명은 완전 차동 구조 소오스 팔로워에 관한 것으로서, 제 1 PMOS, 제 2 PMOS, 제 3 PMOS, 제 4 PMOS, 제 7 NMOS 및 제 8 NMOS를 포함하는 완전 차동 구조 소오스 팔로워에 있어서, 제 1 PMOS와 제 3 PMOS가 싱글 엔디드(single ended) 형태의 소오스 팔로워를 구성하고, 제 2 PMOS와 제 4 PMOS가 싱글 엔디드(single ended) 형태의 소오스 팔로워를 구성하되, 제 1 PMOS의 드레인이 제 8 NMOS의 소스에 연결되고, 제 2 PMOS의 드레인이 제 7 NMOS의 소스에 연결된 크로스 커플된 형태인 것을 특징으로 하며, 기존의 single ended 형태의 소오스 팔로워와 동일한 전력, 면적 상에서 상호 간섭에 의해 더욱더 낮은 출력 임피던스를 가지므로 넓은 아날로그 대역폭을 만족시킬 수 있다.

公开(公告)号：KR1020120014770A

公开(公告)日：2012-02-20

申请号：KR1020100076944

申请日：2010-08-10

Applicant: 동국대학교 산학협력단

Inventor： 송민규 ,  김대윤 ,  문준호 ,  박성현

IPC: H03F3/50 ,  H03F3/45

CPC classification number: H03F3/45183 ,  H03F3/45475 ,  H03F2203/45468

Abstract: PURPOSE: A source follower of a fully differential structure is provided to reduce mismatching on design by designing a source follower in a fully differential structure. CONSTITUTION: A first input voltage is applied to a gate of a first PMOS(P-channel Metal Oxide Semiconductor). A second input voltage is applied to a second PMOS. A first output voltage corresponding to the first input voltage is outputted to a node which is connected to a source of the first PMOS and a drain of a third PMOS. A second output voltage corresponding to the second input voltage is connected to the source of the first PMOS and the drain of a fourth PMOS. The source of the first PMOS is connected to the first output voltage terminal. The drain of the first PMOS is connected to the source of an eighth NMOS(N-channel Metal Oxide Semiconductor). The source of the second PMOS is connected to a second output voltage terminal. The drain of second PMOS is connected to the source of seven NMOS. The drain of the third PMOS is connected to the gate of a seven NMOS. The source of the third PMOS is connected to power.

Abstract translation: 目的：提供完全差分结构的源极跟随器，以通过在全差分结构中设计源极跟随器来减少设计上的失配。 构成：将第一输入电压施加到第一PMOS（P沟道金属氧化物半导体）的栅极。 将第二输入电压施加到第二PMOS。 对应于第一输入电压的第一输出电压被输出到连接到第一PMOS的源极和第三PMOS的漏极的节点。 对应于第二输入电压的第二输出电压连接到第一PMOS的源极和第四PMOS的漏极。 第一PMOS的源极连接到第一输出电压端子。 第一PMOS的漏极连接到第八个NMOS（N沟道金属氧化物半导体）的源极。 第二PMOS的源极连接到第二输出电压端子。 第二个PMOS的漏极连接到七个NMOS的源极。 第三PMOS的漏极连接到七个NMOS的栅极。 第三个PMOS的源极连接电源。