-
公开(公告)号：KR102230234B1
公开(公告)日：2021-03-19
申请号：KR1020190137293A
申请日：2019-10-31
Applicant: 동국대학교 산학협력단
IPC: H04N5/369
Abstract: 커패시터 특성을 이용하여 하드웨어 상에서 이미지 마스크 처리를 수행하는 스위치-커패시터를 이용한 이미지 마스크 처리 회로 및 방법이 개시된다. 이는, 이미지 센서 내에서 픽셀 값을 디지털 코드로 변환하지 않고 아날로그 전처리 과정에서 스위치-커패시터 구조를 이용하여 하드웨어 상에서 처리가 가능하기 때문에 전력소비를 줄일 수 있고, 처리 속도를 향상시킬 수 있다. 또한, 커패시터 특성을 이용하여 이미지에서 원하는 데이터의 연산이 용이하기 때문에 마스크 처리를 하드웨어 상에서 쉽게 구현이 가능하다.
-
2.发明申请
公开(公告)号：WO2013042918A1
公开(公告)日：2013-03-28
申请号：PCT/KR2012/007453
申请日：2012-09-18
Applicant: 동국대학교 산학협력단
Abstract: 본 발명은 다중 스텝 구조의 ADC에 관한 것으로서, 다중 스텝에서 비교기로 입력되는 입력전압과 비교하기 위해 비교기로 입력되는 램프 신호가 다중 스텝별로 생성되어 비교기에 입력되는 것을 특징으로 하며, 스텝 구간마다 그 구간에 대응되는 기울기를 갖는 램프 신호를 사용함으로써, 스텝 확장을 상대적으로 자유롭게 하고, 2 스텝 이상의 스텝을 갖는 다중-스텝 ADC의 구현이 용이하다.
Abstract translation: 本发明涉及一种多级结构的ADC，其特征在于，根据与多输入到比较器的输入电压进行比较的每个多步骤生成输入到比较器的斜坡信号，并输入 产生斜坡信号进入比较器。 具有两个或多个步骤的多步结构的ADC通过使用具有对应于每个步骤部分中的预定部分的斜率的斜坡信号来容易地实现，以使得步骤能够在相对自由的状态下延伸。
-
公开(公告)号：WO2012074287A3
公开(公告)日：2012-06-07
申请号：PCT/KR2011/009198
申请日：2011-11-30
Applicant: 동국대학교 산학협력단 , 송민규 , 문준호 , 김대윤
Abstract: 본 발명은 고정 패턴 노이즈를 제거하기 위한 ADC에 관한 것으로서, 입력 전압(V IN )과 시간에 따라 일정한 기울기를 갖고 증가하는 램프(Ramp) 입력을 비교하고, 비교 결과를 싱크 시프트 출력부로 출력하는 비교부; C-FPN 제거용 메모리로부터 입력받은 C-FPN 제거용 정보와 비교부의 비교 결과에 기초하여 싱크 신호를 시프트하는 싱크 시프트 블록부; n 비트의 디지털 카운터 출력값을 n 비트 메모리 또는 C-FPN 제거용 메모리에 출력하는 n 비트 카운터; n 비트 카운터의 디지털 카운터 출력값을 시프트된 싱크 신호를 이용하여 저장하는 n 비트 메모리; 및 기준전압에 대응하는 n 비트 카운터의 디지털 카운터 출력값을 싱크 시프트 블록부에 제공하는 C-FPN 제거용 메모리를 포함하고, 싱크 신호는 n 비트 카운터의 디지털 카운터 출력값을 결정하는데 사용되는 신호인 것을 특징으로 하며, 컬럼 ADC 간의 변환특성 차이를 해결함으로써, CIS에서의 C-FPN 특성을 제거할 수 있어 향상된 이미지를 구현할 수 있다.
-
公开(公告)号：KR1020170023292A
公开(公告)日：2017-03-03
申请号：KR1020150117226
申请日：2015-08-20
Applicant: 엘지디스플레이 주식회사 , 동국대학교 산학협력단
IPC: G09G3/32
Abstract: 본발명은노이즈유입을최소화하여센싱성능과보상성능을높일수 있도록한 전류센싱형보상장치에관한것이다. 본발명은각 센싱채널에연결된다수의센싱유닛들을갖는전류센싱형보상장치로서, 각센싱유닛은, 일정기울기로증가하는램프전류를생성하는전류구동형 DAC와, 센싱채널을통해입력되는패널전류와상기전류구동형 DAC로부터입력되는램프전류를비교하여비교기출력신호를출력하는전류비교기와, n 비트(n은양의정수)의카운트정보를출력하는카운터와, 상기비교기출력신호의논리반전타이밍에동기되는카운트정보를상기패널전류에대응되는디지털센싱값으로출력하는 n개의에지트리거데이터플립플롭을포함한다.
-
5.发明授权커먼 센트로이드 레이아웃 기법, 커먼 센트로이드 레이아웃 기법을 이용한 디지털-아날로그 컨버터 및 아날로그-디지털 컨버터 有权- - 普通中央分布式数字模拟转换器和模拟数字转换器使用通用中心布局的方法
公开(公告)号：KR101674909B1
公开(公告)日：2016-11-10
申请号：KR1020150120056
申请日：2015-08-26
Applicant: 동국대학교 산학협력단
Abstract: 본발명은커먼센트로이드레이아웃(Common Centroid Layout) 기법, 커먼센트로이드레이아웃기법을이용한디지털-아날로그컨버터(DAC) 및아날로그-디지털컨버터(ADC)에관한것으로, 복수개의제 1 소자를기준점으로부터나선형구조로배치하여서로연결하는단계및 복수개의제 2 소자를상기기준점으로부터나선형구조로배치하여서로연결하는단계를포함하되, 상기제 1 소자의연결로형성되는제 1 소자배열과상기제 2 소자의연결로형성되는제 2 소자배열은서로겹치거나접촉되지않는것을특징으로한다. 상기와같이구성된본 발명에따르면, 커패시터의공정미스매칭에의한에러와복잡한메탈라우팅에의한에러를동시에잡아정확도를향상시키는효과가있으며, 나선형구조의커먼센트로이드레이아웃기법을이용하여정확도가향상된디지털-아날로그컨버터및 아날로그-디지털컨버터를제공할수 있다.
-
Patent Agency Ranking
公开(公告)号：KR101631061B1
公开(公告)日：2016-06-16
申请号：KR1020150017940
申请日：2015-02-05
Applicant: 동국대학교 산학협력단
IPC: H04N5/3745 , H04N5/374 , H04N5/355
CPC classification number: H04N5/37455 , H04N5/355
Abstract: 본발명은다중모드해상도를갖는 CMOS 이미지센서에관한것으로서, 보다바람직하게는다수의픽셀들을 2차원행렬형태로포함하며, 외부로부터입력된영상정보에대응하는전압신호를출력하는픽셀어레이; 외부로부터해상도모드제어신호를입력받고, 이에응답하여구현하고자하는해상도를선택하는로우제어디코더; 상기로우제어디코더가선택한해상도를구현하기위해상기픽셀어레이내 다수의로우픽셀들의동작을제어하는로우제어유닛; 상기픽셀어레이로부터출력된복수개의전압신호를입력받고, 외부로부터램프신호를입력받아, 상기전압신호와상기램프신호를비교하여비교신호를출력하는컬럼 ADC; 상기컬럼 ADC로부터출력된복수개의비교신호를입력받아출력하는멀티플렉서;를포함한다. 이러한구성에의해, 본발명의다중모드해상도를갖는 CMOS 이미지센서는서브샘플링동작을통해긴급한상황또는사용자의입력에따라저해상도부터고해상도까지다양한해상도모드를제공하면서도해상도를용이하게변환할수 있는효과가있다.
Abstract translation: 本发明涉及具有多模式分辨率的CMOS图像传感器。 优选地，具有多模式分辨率的CMOS图像传感器包括：包括二维矩阵形式的多个像素的像素阵列，并输出对应于从外部输入的图像信息的电压信号; 行控制解码器，用于从外部接收分辨率模式控制信号，并响应于分辨率模式控制信号选择要实现的分辨率; 行控制单元，用于控制像素阵列中的行像素的操作，以实现由行控解码器选择的分辨率; 用于接收从像素阵列输出的电压信号的列ADC，从外部接收灯信号，并将电压信号和灯信号进行比较以输出比较信号; 以及用于接收并输出从列ADC输出的比较信号的多路复用器。 根据本发明的具有多模式分辨率的CMOS图像传感器可以根据紧急情况或用户输入通过次采样操作提供从低分辨率到高分辨率的各种分辨率模式，从而容易地转换分辨率。
-
公开(公告)号：KR101140754B1
公开(公告)日：2012-05-03
申请号：KR1020110057375
申请日：2011-06-14
Applicant: 동국대학교 산학협력단
CPC classification number: H03M1/0621 , H03M1/1023 , H03M1/12 , H03M2201/6107 , H03M2201/6345 , H03M2201/652
Abstract: PURPOSE: A method for correcting errors at digital outputs and a folding-interpolation analog to digital converter using the same are provided to eliminate detected errors by detecting errors at a digital output. CONSTITUTION: An error correction unit is composed of a lower code estimating unit(210) and an error estimating unit(220). The lower code estimating unit estimates which one of a maximum value or a minimum value of a lower binary code corrects the lower binary code of an analog signal by referring to a first bit of the lower binary code. The lower code estimating unit estimates the minimum value of the lower binary code using the lower binary code of the analog signal according to the first bit of the lower binary code.
Abstract translation: 目的：提供一种用于校正数字输出端的误差的方法和使用其的折叠插值模数转换器，以通过检测数字输出端的误差来消除检测到的误差。 构成：纠错单元由下码估计单元（210）和误差估计单元（220）组成。 较低代码估计单元通过参考较低二进制码的第一比特来估计较低二进制码的最大值或最小值中的哪一个校正模拟信号的较低二进制码。 低代码估计单元根据低二进制码的第一位使用模拟信号的较低二进制码来估计较低二进制码的最小值。
-
公开(公告)号：KR1020120014770A
公开(公告)日：2012-02-20
申请号：KR1020100076944
申请日：2010-08-10
Applicant: 동국대학교 산학협력단
CPC classification number: H03F3/45183 , H03F3/45475 , H03F2203/45468
Abstract: PURPOSE: A source follower of a fully differential structure is provided to reduce mismatching on design by designing a source follower in a fully differential structure. CONSTITUTION: A first input voltage is applied to a gate of a first PMOS(P-channel Metal Oxide Semiconductor). A second input voltage is applied to a second PMOS. A first output voltage corresponding to the first input voltage is outputted to a node which is connected to a source of the first PMOS and a drain of a third PMOS. A second output voltage corresponding to the second input voltage is connected to the source of the first PMOS and the drain of a fourth PMOS. The source of the first PMOS is connected to the first output voltage terminal. The drain of the first PMOS is connected to the source of an eighth NMOS(N-channel Metal Oxide Semiconductor). The source of the second PMOS is connected to a second output voltage terminal. The drain of second PMOS is connected to the source of seven NMOS. The drain of the third PMOS is connected to the gate of a seven NMOS. The source of the third PMOS is connected to power.
Abstract translation: 目的：提供完全差分结构的源极跟随器，以通过在全差分结构中设计源极跟随器来减少设计上的失配。 构成：将第一输入电压施加到第一PMOS（P沟道金属氧化物半导体）的栅极。 将第二输入电压施加到第二PMOS。 对应于第一输入电压的第一输出电压被输出到连接到第一PMOS的源极和第三PMOS的漏极的节点。 对应于第二输入电压的第二输出电压连接到第一PMOS的源极和第四PMOS的漏极。 第一PMOS的源极连接到第一输出电压端子。 第一PMOS的漏极连接到第八个NMOS（N沟道金属氧化物半导体）的源极。 第二PMOS的源极连接到第二输出电压端子。 第二个PMOS的漏极连接到七个NMOS的源极。 第三PMOS的漏极连接到七个NMOS的栅极。 第三个PMOS的源极连接电源。
-
公开(公告)号：KR100998677B1
公开(公告)日：2010-12-07
申请号：KR1020090115968
申请日：2009-11-27
Applicant: 동국대학교 산학협력단 , 광운대학교 산학협력단
CPC classification number: H03K3/0322 , H03K3/012 , H03K3/354 , H03K5/133 , H03K2005/00208 , H03L7/0995
Abstract: PURPOSE: A voltage-controlled oscillator is provided to reduce an effective area rapidly by forming a voltage-controlled oscillator in an integrated circuit. CONSTITUTION: Two output signals from one amplifier are separately transmitted to two amplifiers(22,25). The negative output terminal of a differential amplifier is transmitted to the positive terminal of the differential amplifier. A positive output terminal from the positive output terminal of the differential amplifier is transmitted to the negative input terminal of the differential amplifier. The loop of the differential amplifier chain is operated identically with an inverter chain. A MOSFET controls the amount of supply current supplied to the differential amplifier from a power source.
Abstract translation: 目的：提供压控振荡器，通过在集成电路中形成压控振荡器来快速减少有效面积。 构成：一个放大器的两个输出信号分别发送到两个放大器（22,25）。 差分放大器的负输出端子发送到差分放大器的正极。 来自差分放大器的正输出端的正输出端子被发送到差分放大器的负输入端。 差分放大器链的回路与逆变器链相同地运行。 MOSFET控制从电源提供给差分放大器的电源电流量。
-
公开(公告)号：KR102230234B1
公开(公告)日：2021-03-19
申请号：KR1020190137293
申请日：2019-10-31
Applicant: 동국대학교 산학협력단
IPC: H04N5/369
Abstract: 커패시터특성을이용하여하드웨어상에서이미지마스크처리를수행하는스위치-커패시터를이용한이미지마스크처리회로및 방법이개시된다. 이는, 이미지센서내에서픽셀값을디지털코드로변환하지않고아날로그전처리과정에서스위치-커패시터구조를이용하여하드웨어상에서처리가가능하기때문에전력소비를줄일수 있고, 처리속도를향상시킬수 있다. 또한, 커패시터특성을이용하여이미지에서원하는데이터의연산이용이하기때문에마스크처리를하드웨어상에서쉽게구현이가능하다.
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.024 seconds)
