-
1.发明申请
公开(公告)号：WO2013042918A1
公开(公告)日：2013-03-28
申请号：PCT/KR2012/007453
申请日：2012-09-18
Applicant: 동국대학교 산학협력단
Abstract: 본 발명은 다중 스텝 구조의 ADC에 관한 것으로서, 다중 스텝에서 비교기로 입력되는 입력전압과 비교하기 위해 비교기로 입력되는 램프 신호가 다중 스텝별로 생성되어 비교기에 입력되는 것을 특징으로 하며, 스텝 구간마다 그 구간에 대응되는 기울기를 갖는 램프 신호를 사용함으로써, 스텝 확장을 상대적으로 자유롭게 하고, 2 스텝 이상의 스텝을 갖는 다중-스텝 ADC의 구현이 용이하다.
Abstract translation: 本发明涉及一种多级结构的ADC，其特征在于，根据与多输入到比较器的输入电压进行比较的每个多步骤生成输入到比较器的斜坡信号，并输入 产生斜坡信号进入比较器。 具有两个或多个步骤的多步结构的ADC通过使用具有对应于每个步骤部分中的预定部分的斜率的斜坡信号来容易地实现，以使得步骤能够在相对自由的状态下延伸。
-
公开(公告)号：WO2012074287A3
公开(公告)日：2012-06-07
申请号：PCT/KR2011/009198
申请日：2011-11-30
Applicant: 동국대학교 산학협력단 , 송민규 , 문준호 , 김대윤
Abstract: 본 발명은 고정 패턴 노이즈를 제거하기 위한 ADC에 관한 것으로서, 입력 전압(V IN )과 시간에 따라 일정한 기울기를 갖고 증가하는 램프(Ramp) 입력을 비교하고, 비교 결과를 싱크 시프트 출력부로 출력하는 비교부; C-FPN 제거용 메모리로부터 입력받은 C-FPN 제거용 정보와 비교부의 비교 결과에 기초하여 싱크 신호를 시프트하는 싱크 시프트 블록부; n 비트의 디지털 카운터 출력값을 n 비트 메모리 또는 C-FPN 제거용 메모리에 출력하는 n 비트 카운터; n 비트 카운터의 디지털 카운터 출력값을 시프트된 싱크 신호를 이용하여 저장하는 n 비트 메모리; 및 기준전압에 대응하는 n 비트 카운터의 디지털 카운터 출력값을 싱크 시프트 블록부에 제공하는 C-FPN 제거용 메모리를 포함하고, 싱크 신호는 n 비트 카운터의 디지털 카운터 출력값을 결정하는데 사용되는 신호인 것을 특징으로 하며, 컬럼 ADC 간의 변환특성 차이를 해결함으로써, CIS에서의 C-FPN 특성을 제거할 수 있어 향상된 이미지를 구현할 수 있다.
-
公开(公告)号：KR101460049B1
公开(公告)日：2014-11-20
申请号：KR1020120060401
申请日：2012-06-05
Applicant: 동국대학교 산학협력단
Abstract: 본 발명은 다중 스텝 구조의 ADC에 관한 것으로서, 다중 스텝에서 비교기로 입력되는 입력전압과 비교하기 위해 비교기로 입력되는 램프 신호가 다중 스텝별로 생성되어 비교기에 입력되는 것을 특징으로 하며, 스텝 구간마다 그 구간에 대응되는 기울기를 갖는 램프 신호를 사용함으로써, 스텝 확장을 상대적으로 자유롭게 하고, 2 스텝 이상의 스텝을 갖는 다중-스텝 ADC의 구현이 용이하다.
-
公开(公告)号：KR101321942B1
公开(公告)日：2013-10-28
申请号：KR1020120039957
申请日：2012-04-17
Applicant: 동국대학교 산학협력단
IPC: H03M1/12
CPC classification number: H03M1/1215 , H03M1/141 , H03M2201/2233 , H03M2201/6107
Abstract: PURPOSE: A time interleaved preprocessing amplifying device and a folding-interpolation analog-digital converting device using the same are provided to effectively resolve the problem of speed limit generated by multiple parallel preprocessing amplifying devices. CONSTITUTION: A time interleaved preprocessing amplifying device (210) comprises a sampling amplifying part, a preprocessing amplifying device, and a multiplexer (216). The sampling amplifying part comprises a first sampling amplifying device (211) and a second sampling amplifying device (212) and performs a sample and hold operation with a sampling frequency which is half of the sampling frequency of an analog-digital converting device. The first and second sampling amplifying devices perform a sample and hold operation having the 90 degree of a phase difference. The preprocessing amplifying part performs preprocessing amplification for a signal outputted from the sampling amplifying part. The multiplexer selects a resulting signal outputted from the preprocessing amplifying part. [Reference numerals] (212) Sampling (sample & hold) amplifying device; (214) Preprocessing amplifying device; (216) Multiplexer; (220) Folding amplifying device; (230) Interpolation; (240) Comparing device; (250) Encoder; (AA) Analogue input; (BB) Upper analogue output; (CC,DD) 1/2 sampling frequency; (EE) Lower analogue output; (FF) Sampling frequency; (GG) Digital output
Abstract translation: 目的：提供一种时间交错预处理放大装置和使用其的折叠插值模拟数字转换装置，以有效解决由多个并行预处理放大装置产生的限速问题。 构成：时间交织预处理放大装置（210）包括采样放大部分，预处理放大装置和多路复用器（216）。 采样放大部分包括第一采样放大装置（211）和第二采样放大装置（212），并以采样频率进行采样和保持操作，该采样频率是模拟数字转换装置采样频率的一半。 第一和第二采样放大装置执行具有90度相位差的采样和保持操作。 预处理放大部分对从采样放大部分输出的信号执行预处理放大。 多路复用器选择从预处理放大部分输出的结果信号。 （参考号）（212）取样（取样保持）放大装置; （214）预处理放大装置; （216）多路复用器; （220）折叠放大装置; （230）插值; （240）比较装置; （250）编码器; （AA）模拟输入; （BB）上模拟输出; （CC，DD）1/2采样频率; （EE）较低的模拟输出; （FF）采样频率; （GG）数字输出
-
5.发明公开비선형 싱글 슬로프 아날로그 디지털 변환기, 이를 이용한 이미지 센서 장치, 이를 이용한 온도 센서 장치, 및 비선형 싱글 슬로프 아날로그 디지털 변환 방법 有权对称单斜率模拟数字转换器，图像传感器装置和使用其的温度计，以及用于对数单斜率模拟数字转换的方法
公开(公告)号：KR1020110064514A
公开(公告)日：2011-06-15
申请号：KR1020090121167
申请日：2009-12-08
Applicant: 동국대학교 산학협력단
CPC classification number: H03M1/56 , H03M1/58 , H03M2201/192 , H03M2201/22 , H03M2201/53 , H03M2201/61
Abstract: PURPOSE: A nonlinear single slope AD converter, an image sensor device using the same, a temperature sensor device using the same and a nonlinear slope AD conversion method are provided to acquire reliable nonlinear characteristics by using a digital circuit. CONSTITUTION: A ramp generating part generates a ramp input having a set gradient. A comparator(110) compares an input voltage with the ramp input. A control block(120) transfers information about a comparison time point between the input voltage and the ramp input to a memory unit(140). The control block generates the signal saved in the memory unit or the signal for calling information. The nonlinear counter generates a signal with difference sampling frequencies from inputted clock signals.
Abstract translation: 目的：提供一种非线性单斜率AD转换器，使用该单斜率AD转换器的图像传感器装置，使用其的温度传感器装置和非线性斜率AD转换方法，以通过使用数字电路来获得可靠的非线性特性。 构成：斜坡发生部分产生具有设定梯度的斜坡输入。 比较器（110）将输入电压与斜坡输入进行比较。 控制块（120）将关于输入电压和斜坡输入之间的比较时间点的信息传送到存储器单元（140）。 控制块产生保存在存储器单元中的信号或用于呼叫信息的信号。 非线性计数器产生具有来自输入时钟信号的差采样频率的信号。
-
Patent Agency Ranking
公开(公告)号：KR101140754B1
公开(公告)日：2012-05-03
申请号：KR1020110057375
申请日：2011-06-14
Applicant: 동국대학교 산학협력단
CPC classification number: H03M1/0621 , H03M1/1023 , H03M1/12 , H03M2201/6107 , H03M2201/6345 , H03M2201/652
Abstract: PURPOSE: A method for correcting errors at digital outputs and a folding-interpolation analog to digital converter using the same are provided to eliminate detected errors by detecting errors at a digital output. CONSTITUTION: An error correction unit is composed of a lower code estimating unit(210) and an error estimating unit(220). The lower code estimating unit estimates which one of a maximum value or a minimum value of a lower binary code corrects the lower binary code of an analog signal by referring to a first bit of the lower binary code. The lower code estimating unit estimates the minimum value of the lower binary code using the lower binary code of the analog signal according to the first bit of the lower binary code.
Abstract translation: 目的：提供一种用于校正数字输出端的误差的方法和使用其的折叠插值模数转换器，以通过检测数字输出端的误差来消除检测到的误差。 构成：纠错单元由下码估计单元（210）和误差估计单元（220）组成。 较低代码估计单元通过参考较低二进制码的第一比特来估计较低二进制码的最大值或最小值中的哪一个校正模拟信号的较低二进制码。 低代码估计单元根据低二进制码的第一位使用模拟信号的较低二进制码来估计较低二进制码的最小值。
-
公开(公告)号：KR1020120014770A
公开(公告)日：2012-02-20
申请号：KR1020100076944
申请日：2010-08-10
Applicant: 동국대학교 산학협력단
CPC classification number: H03F3/45183 , H03F3/45475 , H03F2203/45468
Abstract: PURPOSE: A source follower of a fully differential structure is provided to reduce mismatching on design by designing a source follower in a fully differential structure. CONSTITUTION: A first input voltage is applied to a gate of a first PMOS(P-channel Metal Oxide Semiconductor). A second input voltage is applied to a second PMOS. A first output voltage corresponding to the first input voltage is outputted to a node which is connected to a source of the first PMOS and a drain of a third PMOS. A second output voltage corresponding to the second input voltage is connected to the source of the first PMOS and the drain of a fourth PMOS. The source of the first PMOS is connected to the first output voltage terminal. The drain of the first PMOS is connected to the source of an eighth NMOS(N-channel Metal Oxide Semiconductor). The source of the second PMOS is connected to a second output voltage terminal. The drain of second PMOS is connected to the source of seven NMOS. The drain of the third PMOS is connected to the gate of a seven NMOS. The source of the third PMOS is connected to power.
Abstract translation: 目的：提供完全差分结构的源极跟随器，以通过在全差分结构中设计源极跟随器来减少设计上的失配。 构成：将第一输入电压施加到第一PMOS（P沟道金属氧化物半导体）的栅极。 将第二输入电压施加到第二PMOS。 对应于第一输入电压的第一输出电压被输出到连接到第一PMOS的源极和第三PMOS的漏极的节点。 对应于第二输入电压的第二输出电压连接到第一PMOS的源极和第四PMOS的漏极。 第一PMOS的源极连接到第一输出电压端子。 第一PMOS的漏极连接到第八个NMOS（N沟道金属氧化物半导体）的源极。 第二PMOS的源极连接到第二输出电压端子。 第二个PMOS的漏极连接到七个NMOS的源极。 第三PMOS的漏极连接到七个NMOS的栅极。 第三个PMOS的源极连接电源。
-
-
公开(公告)号：KR1020130030711A
公开(公告)日：2013-03-27
申请号：KR1020120060401
申请日：2012-06-05
Applicant: 동국대학교 산학협력단
CPC classification number: H03M1/56 , H03M1/14 , H03M2201/235 , H03M2201/93 , H04N5/378
Abstract: PURPOSE: An ADC(Analog-to-Digital Converter) of multi-step structure using a plurality of lamp signals and an analog-to-digital conversion method thereof are provided to reduce the number of switches, thereby reducing an error of a holding voltage due to switching. CONSTITUTION: A comparator comprises: an OTA(Operational Transconductance Amplifier) which compares a signal of inputted light with a lamp value; capacitances which performs coarse analog-to-digital conversion and fine analog-to-digital conversion; and switches. A comparator is designed to respectively apply lamp signals in a coarse section and a fine section to two lamp generators without Vref voltage of an existed structure. The comparator is able to remove f-ADC and c-ADC switches.
Abstract translation: 目的：提供使用多个灯信号和其数模转换方法的多级结构的ADC（模数转换器），以减少开关数，从而减小保持电压的误差 由于切换 构成：比较器包括：将输入光的信号与灯值进行比较的OTA（运算跨导放大器）; 执行粗略模数转换和精细模数转换的电容; 和开关。 比较器被设计成分别将两个灯发电机的粗细部分和精细部分的灯信号分别施加在不存在结构的Vref电压的情况下。 比较器能够去除f-ADC和c-ADC开关。
-
公开(公告)号：KR1020160004508A
公开(公告)日：2016-01-13
申请号：KR1020140082867
申请日：2014-07-03
Applicant: 삼성전자주식회사 , 동국대학교 산학협력단
IPC: H04N5/374
CPC classification number: H04N5/378
Abstract: 본발명의실시예에따른이미지센서는리셋신호를수신하는제1입력단자, 이미지신호를수신하는제2입력단자, 한방향으로램핑하는하나의램프신호를수신하는제3입력단자, 및출력단자를포함하는비교기와, 복수의스위치들을포함하는스위치회로를포함하고, 상기비교기는, 리셋페이즈에서상기복수의스위치들의제1배열에따라상기리셋신호와상기램프신호를비교하고상기출력단자를통해제1비교신호를출력하고, 이미지페이즈에서상기복수의스위치들의제2배열에따라상기이미지신호와상기램프신호를비교하고상기출력단자를통해제2비교신호를출력한다.
Abstract translation: 根据本发明的实施例的图像传感器包括：比较器，包括接收复位信号的第一输入端子，接收图像信号的第二输入端子，接收沿着方向斜坡的灯信号的第三输入端子， 和输出端子; 以及包括开关的开关电路。 比较器根据复位阶段的开关的第一布置比较复位信号和灯信号，通过输出端输出比较信号，根据图像中的开关的第二布置比较图像信号和斜坡信号 并通过输出端输出第二比较信号。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.02 seconds)
