-
公开(公告)号：KR1020060094720A
公开(公告)日：2006-08-30
申请号：KR1020050016110
申请日：2005-02-25
Applicant: 삼성전기주식회사
IPC: H01L33/36
CPC classification number: H01L33/38 , H01L33/08 , H01L33/20 , H01L33/405 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/16225 , H01L2924/00014 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
Abstract: Disclosed herein is a flip-chip type nitride semiconductor light emitting diode. The light emitting diode comprises an n-type nitride semiconductor layer formed on a transparent substrate and having a substantially rectangular upper surface, an n-side electrode which comprises at least one bonding pad adjacent to at least one corner of the upper surface of the n-type nitride semiconductor layer, extended electrodes formed in a band from the bonding pad along four sides of the upper surface of the n-type nitride semiconductor layer and one or more fingers extended in a diagonal direction of the upper surface from the bonding pad and/or the extended electrodes, an active layer and a p-type nitride semiconductor layer sequentially stacked on a region of the n-type nitride semiconductor layer where the n-side electrode is not formed, and a highly reflective ohmic contact layer formed on the p-type nitride semiconductor layer.
-
公开(公告)号：KR100597165B1
公开(公告)日：2006-07-04
申请号：KR1020050025472
申请日：2005-03-28
Applicant: 삼성전기주식회사
IPC: H01L33/12
Abstract: 본 발명은 수직구조 질화갈륨계 발광다이오드 소자의 제조방법에 관한 것으로, 사파이어 기판 상에 n형 질화갈륨층, 활성층, p형 질화갈륨층 및 p형 전극을 순차적으로 형성하여 질화갈륨계 LED 구조물을 형성하는 단계; 상기 질화갈륨계 LED 구조물의 상면 내측부에 반사막을 형성하는 단계; 상기 반사막 상에 금속 구조지지층을 형성하는 단계; 상기 사파이어 기판을 제거하는 단계; 및 상기 사파이어 기판이 제거된 n형 질화갈륨층 상에 n형 전극을 형성하고 소자(素子)로서 분리하는 단계를 포함하는 것을 특징으로 함으로써, LLO 공정을 통한 상기 사파이어 기판을 제거하기가 용이하고, 불량률이 적은 수직구조 질화갈륨계 LED 소자를 제조할 수 있는 이점이 있다.
발광다이오드, LED, 수직구조 발광다이오드, 사파이어 기판, 패턴Abstract translation: 本发明是一种垂直结构GaN基涉及制造发光在蓝宝石二极管器件，n型衬底的GaN层，活性层，p型氮化镓层，和基于氮化物p型氮化镓LED结构的一种方法，以在序列中的电极 形成; 在氮化镓基LED结构的顶表面内侧上形成反射膜; 在反射膜上形成金属结构支撑层; 去除蓝宝石基板; 并且很容易通过包括分离的装置（素子），以形成在其上的蓝宝石衬底被去除n型氮化镓层的n型电极，通过LLO工艺去除蓝宝石衬底的步骤，以向， 具有能够制造缺陷率小的垂直结构的氮化镓系LED元件的优点。
-
公开(公告)号：KR1020070031351A
公开(公告)日：2007-03-19
申请号：KR1020070009640
申请日：2007-01-30
Applicant: 삼성전기주식회사
Abstract: 본 발명은 수직구조 질화갈륨계 LED 소자 및 그 제조방법에 관한 것으로, n형 전극; 상기 n형 전극 하면에 n형 질화갈륨층, 활성층, p형 질화갈륨층이 순차적으로 형성된 질화갈륨계 LED 구조물; 상기 질화갈륨계 LED 구조물 하면의 일부분에 형성되어 상기 활성층에서 생성된 광자를 반사하는 광자반사막; 상기 광자반사막이 형성된 질화갈륨(GaN)계 LED 구조물 하면에 형성된 p형 전극 또는 p형 전극 및 반사막; 상기 p형 전극 또는 p형 전극 및 반사막 하면에 형성된 도전성 접합층; 및 상기 도전성 접합층 하면에 형성된 도전성 기판을 포함하는 것을 주요한 특징으로 함으로써, 활성층에서의 광생성 효율 및 외부 양자 효율을 증가시킬 수 있는 이점이 있다.
LED, 수직구조 발광다이오드, 쇼트키 접촉막, 절연막, 금속막Abstract translation: 垂直结构氮化镓LED器件及其制造方法本发明涉及垂直结构氮化镓LED器件及其制造方法。 一种氮化镓基LED结构，其中n型氮化镓层，有源层和p型氮化镓层依次形成在n型电极的底表面上; 光子反射膜，形成在GaN基LED结构的下表面上以反射在有源层中产生的光子; 形成在其上形成有光子反射膜的氮化镓（GaN）LED结构的底表面上的p型电极或p型电极以及反射膜; 导电键合层，形成在所述p型电极或所述p型电极和所述反射膜的底表面上; 并且，导电性接合层的下表面形成有导电性基板，因此具有能够提高活性层的发光效率和外部量子效率的优点。
-
公开(公告)号：KR100631981B1
公开(公告)日：2006-10-11
申请号：KR1020050029044
申请日：2005-04-07
Applicant: 삼성전기주식회사
CPC classification number: H01L33/22 , H01L33/0079 , H01L33/32
Abstract: A vertical group III-nitride light emitting device and a manufacturing method thereof are provided to improve light extraction efficiency and operation voltage characteristics by arranging an undoped GaN layer under an n-side electrode. A p-type clad layer(105), an active layer(107), an n-doped AlxGayIn(1-x-y)N(0
Abstract translation: 提供了一种垂直III族氮化物发光器件及其制造方法，以通过在n侧电极之下布置未掺杂的GaN层来提高光提取效率和操作电压特性。 p型覆盖层（105），有源层（107），n掺杂Al x Ga y In 1-x N（0≤x≤1,0≤y≤1,0<= x + （109），未掺杂的GaN层（111）和n侧电极（123）依次层叠在导电性基板（101）上。 在未掺杂的GaN层的上表面上形成凹凸图案（121）。 在未掺杂的GaN层的上表面内形成有n侧电极的区域上不形成凹凸图案。 在导电性基板与p型覆盖层之间形成反射层（103）。
-
公开(公告)号：KR100576870B1
公开(公告)日：2006-05-10
申请号：KR1020040063214
申请日：2004-08-11
Applicant: 삼성전기주식회사
IPC: H01L33/36
CPC classification number: H01L33/387 , H01L33/32 , H01L33/405 , H01L33/46
Abstract: 본 발명은 플립칩용 질화물 반도체 발광소자에 관한 것으로서, 질화물 반도체 성장을 위한 광투과성 기판과, 상기 광투과성 기판 상에 형성된 n형 질화물 반도체층과, 상기 n형 질화물 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성된 p형 질화물 반도체층과, 상기 p형 질화물 반도체층 상에 형성되며, Al함량이 다른 제1 및 제2 질화물층이 복수회 교대로 적층되어 이루어진 메쉬형 DBR 반사층과, 상기 메쉬형 DBR 반사층과 상기 메쉬형 DBR 반사층의 오픈영역에 노출된 상기 p형 질화물 반도체층 상에 형성된 오믹콘택층을 포함하는 질화물 반도체 발광소자 를 제공한다.
플립칩(flip-chip), 질화물 반도체 발광소자(nitride semiconductor light emitting diode), 전류크라우딩(current crowding)Abstract translation: 本发明是一种倒装芯片涉及一种氮化物半导体发光器件，用于将形成在透光基板上的氮化物半导体生长，n型氮化物半导体层的透光性基材，形成于活性层，所述n型氮化物半导体层，其中 形成在有源层上的p型氮化物半导体层;形成在p型氮化物半导体层上并包括具有不同Al含量的多个交替堆叠的第一和第二氮化物层的网型DBR反射层; DBR反射层以及形成在暴露于网状DBR反射层的开放区域中的p型氮化物半导体层上的欧姆接触层。
-
Patent Agency Ranking
公开(公告)号：KR100770681B1
公开(公告)日：2007-10-29
申请号：KR1020070009640
申请日：2007-01-30
Applicant: 삼성전기주식회사
Abstract: 본 발명은 수직구조 질화갈륨계 LED 소자 및 그 제조방법에 관한 것으로, n형 전극; 상기 n형 전극 하면에 n형 질화갈륨층, 활성층, p형 질화갈륨층이 순차적으로 형성된 질화갈륨계 LED 구조물; 상기 질화갈륨계 LED 구조물 하면의 일부분에 형성되어 상기 활성층에서 생성된 광자를 반사하는 광자반사막; 상기 광자반사막이 형성된 질화갈륨(GaN)계 LED 구조물 하면에 형성된 p형 전극 또는 p형 전극 및 반사막; 상기 p형 전극 또는 p형 전극 및 반사막 하면에 형성된 도전성 접합층; 및 상기 도전성 접합층 하면에 형성된 도전성 기판을 포함하는 것을 주요한 특징으로 함으로써, 활성층에서의 광생성 효율 및 외부 양자 효율을 증가시킬 수 있는 이점이 있다.
LED, 수직구조 발광다이오드, 쇼트키 접촉막, 절연막, 금속막-
公开(公告)号：KR1020070006947A
公开(公告)日：2007-01-12
申请号：KR1020050021935
申请日：2005-03-16
Applicant: 삼성전기주식회사
IPC: H01L33/10
Abstract: A gallium nitride-based LED with a vertical structure is provided to increase photo-generation efficiency in an active layer by increasing a current spreading phenomenon in an active layer by formation of a Schottky contact layer and an insulation layer. A gallium nitride-based LED structure in which an n-type gallium nitride layer(410), an active layer(415) and a p-type gallium nitride layer(420) are sequentially formed is formed on the lower surface of an n-type electrode(445). A photon reflection layer(425) reflects photons generated from the active layer, formed in a part of the lower surface of the gallium nitride-based LED structure. A p-type electrode or a p-type electrode and a reflection layer(430) are formed on the lower surface of the resultant structure. A conductive junction layer(440) is formed on the lower surface of the p-type electrode or the p-type electrode and the reflection layer. A conductive substrate is formed on the lower surface of the conductive junction layer. The photon reflection layer includes a metal layer and an insulation layer formed on the upper or the lower surface of the metal layer.
Abstract translation: 提供具有垂直结构的基于氮化镓的LED，以通过形成肖特基接触层和绝缘层来增加有源层中的电流扩散现象来增加有源层中的光生成效率。 在n型氮化镓层（410），有源层（415）和p型氮化镓层（420）依次形成的氮化镓系LED结构形成在n- 型电极（445）。 光子反射层（425）反射形成在氮化镓基LED结构的下表面的一部分中的从有源层产生的光子。 在所得结构的下表面上形成p型电极或p型电极和反射层（430）。 在p型电极或p型电极和反射层的下表面上形成导电接合层（440）。 在导电接合层的下表面上形成导电性基板。 光子反射层包括金属层和形成在金属层的上表面或下表面上的绝缘层。
-
公开(公告)号：KR100631967B1
公开(公告)日：2006-10-11
申请号：KR1020050016110
申请日：2005-02-25
Applicant: 삼성전기주식회사
IPC: H01L33/36
CPC classification number: H01L33/38 , H01L33/08 , H01L33/20 , H01L33/405 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/16225 , H01L2924/00014 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
Abstract: 본 발명은 실질적으로 사각형의 단면을 갖는 질화물 반도체 발광소자의 n형 질화물 반도체층 상에 대각선 방향으로 형성된 전극지를 갖는 n측 전극을 형성함으로써, 구동 전압을 저하시키고 발열을 감소시킬 수 있는 플립칩용 질화물 반도체 발광소자에 관한 것이다. 본 발명은, 투광성 기판 상에 형성되며, 실질적으로 사각형상의 상면을 갖는 n형 질화물 반도체층; 상기 n형 질화물 반도체층 상면의 모서리에 인접하여 형성된 적어도 하나의 본딩패드와, 상기 본딩패드로부터 n형 질화물 반도체층 상면의 네 변을 따라 띠 형상으로 연장되어 형성된 연장전극과, 상기 본딩패드 및/또는 상기 연장전극으로부터 상기 n형 질화물 반도체층 상면의 대각선 방향으로 연장되어 형성되는 적어도 하나의 전극지를 포함하는 n측 전극; 상기 n형 질화물 반도체층 상의 상기 n측 전극이 형성되지 않은 영역에 순차적으로 적층된 활성층 및 p형 질화물 반도체층; 및 상기 p형 질화물 반도체층 상에 형성된 고반사성 오믹콘택층을 포함하는 플립칩용 질화물 반도체 발광소자를 제공한다.
질화물 반도체 발광소자, 플립칩, n측 전극, 본딩패드, 연장전극, 전극지Abstract translation: 本发明通过在发光元件形成与形成在对角方向上纸电极的n侧电极的n型氮化物半导体层上基本上氮化物半导体，降低的驱动电压和能够减小具有正方形的横截面发热倒装芯片氮化物的 和一种半导体发光器件。 一种n型氮化物半导体发光器件，包括：形成在透光衬底上并具有大致矩形顶面的n型氮化物半导体层; 其中n形成为邻近于所述上表面型氮化物半导体层的键合焊盘和在条形沿着从接合垫的n型氮化物半导体层与所述焊盘和的上表面的四边延伸的延伸电极中的至少之一的边缘/ n侧电极，其包括在所述n型氮化物半导体层的上表面的对角线方向上从所述延伸电极延伸的至少一个电极指; 有源层和p型氮化物半导体层，顺序地堆叠在n型氮化物半导体层的未形成n侧电极的区域上; 并且在p型氮化物半导体层上形成高反射性的欧姆接触层。
-
公开(公告)号：KR100817276B1
公开(公告)日：2008-03-27
申请号：KR1020060108053
申请日：2006-11-03
Applicant: 삼성전기주식회사
IPC: H01L21/78
CPC classification number: H01L21/67092 , H01L21/78
Abstract: An apparatus for dicing a semiconductor wafer is provided to shorten an interval of dicing time for a semiconductor wafer by dicing a semiconductor wafer while using a difference of a thermal expansion coefficient caused by the temperature of a substrate. A semiconductor wafer(200) having a scribe line for separating the semiconductor wafer into a plurality of unit semiconductor devices is mounted on a lower holder(300). A cooling chuck(400) cools the bottom surface of the semiconductor wafer, installed between the lower holder and the semiconductor substrate. A cooling system(410) is connected to the cooling chuck to operate the cooling chuck. An upper holder(500) is installed over the semiconductor wafer, corresponding to the lower holder. A heating chuck(600) heats the scribe line of the semiconductor wafer, installed in the upper holder. A heating system(650) is connected to the heating chuck to operate the heating chuck. A cooling line is built in the cooling chuck, having a structure corresponding to the scribe line of the semiconductor wafer. An align system(420) adjusts the dicing position of the semiconductor wafer, connected to the cooling chuck.
Abstract translation: 提供一种用于切割半导体晶片的装置，通过利用由基板的温度引起的热膨胀系数的差异，通过切割半导体晶片来缩短半导体晶片的切割时间的间隔。 具有用于将半导体晶片分离为多个单位半导体器件的划线的半导体晶片（200）安装在下保持器（300）上。 冷却卡盘（400）冷却安装在下支架和半导体基板之间的半导体晶片的底表面。 冷却系统（410）连接到冷却卡盘以操作冷却卡盘。 上半托架（500）安装在半导体晶片上，对应于下支架。 加热卡盘（600）加热安装在上支架中的半导体晶片的划线。 加热系统（650）连接到加热卡盘以操作加热卡盘。 在冷却卡盘中内置冷却线，其具有对应于半导体晶片划线的结构。 对准系统（420）调节连接到冷却卡盘的半导体晶片的切割位置。
-
公开(公告)号：KR100643920B1
公开(公告)日：2006-11-10
申请号：KR1020050105776
申请日：2005-11-07
Applicant: 삼성전기주식회사
IPC: H01L29/737 , H01L21/318
Abstract: A method for manufacturing a hetero-structure FET(Field Effect Transistor) is provided to prevent the degradation of a GaN based device by emitting easily the heat of the GaN based device to the outside using an electroplating layer as a support substrate. A GaN buffer layer(20) and a GaN sacrificial layer(70) are sequentially formed on a sapphire substrate(10). An AlGaN layer(40) and a GaN semi-insulating layer(30) are sequentially formed on the GaN sacrificial layer to form a hetero-junction structure. A mesa etching process is performed on the resultant structure to separate unit FETs from each other. A mask(90) for exposing partially the GaN semi-insulating layer to the outside is formed thereon. An electroplating layer(85) is formed on the exposed GaN semi-insulating layer. Then, the sapphire substrate is removed therefrom.
Abstract translation: 提供一种用于制造异质结FET（场效应晶体管）的方法，其通过使用电镀层作为支撑衬底容易地将GaN基器件的热量发射到外部来防止GaN基器件的退化。 在蓝宝石衬底（10）上依次形成GaN缓冲层（20）和GaN牺牲层（70）。 在GaN牺牲层上顺序形成AlGaN层（40）和GaN半绝缘层（30）以形成异质结结构。 在所得结构上进行台面蚀刻工艺以将单位FET彼此分开。 在其上形成用于部分地将GaN半绝缘层暴露于外部的掩模（90）。 电镀层（85）形成在暴露的GaN半绝缘层上。 然后，蓝宝石衬底从中移除。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.019 seconds)
