-
-
公开(公告)号：KR1020160072550A
公开(公告)日：2016-06-23
申请号：KR1020140180323
申请日：2014-12-15
Applicant: 삼성전기주식회사
CPC classification number: H01C1/142 , H01C1/012 , H01C7/003 , H01C17/06 , H01C17/283 , H01C1/14 , H01C17/00 , H05K1/18
Abstract: 본발명의일 실시형태는베이스기재; 상기베이스기재의일면에배치되는저항층; 상기저항층상에이격되어배치된제1 전극층및 제2 전극층; 상기제1 전극층및 제2 전극층사이에서상기제1 전극층및 제2 전극층과이격되어배치되는제3 전극층; 상기제3 전극층의적어도일 단부에배치된도전성수지전극; 및상기제1 내지제3 전극층상에각각배치되는제1 내지제3 도금층; 을포함하는저항소자를제공한다.
Abstract translation: 根据本发明的实施例，提供了一种电阻元件，当电阻元件安装在基板上时，电阻元件具有优异的空间效率和降低的安装缺陷率。 电阻元件包括：基底; 布置在所述基底基板的一个表面中的电阻层; 布置成在电阻层上分离的第一和第二电极层; 第三电极层，布置成在第一和第二电极层之间与第一和第二电极层分离; 布置在所述第三电极层的至少一个端部的导电树脂电极; 以及分别设置在第一至第三电极层上的第一至第三电镀层。
-
公开(公告)号：KR1020130076599A
公开(公告)日：2013-07-08
申请号：KR1020110145246
申请日：2011-12-28
Applicant: 삼성전기주식회사
CPC classification number: H01C1/148 , H01C1/142 , H01C17/006 , H01C17/02 , H01C17/065
Abstract: PURPOSE: A chip resistor and a manufacturing method thereof are provided to prevent a board from being bent by increasing the surface of a lower surface electrode arranged by facing to a resistor. CONSTITUTION: A laminate comprises a pair of upper surface electrodes (25,27) and a pair of lower electrodes (20,23). The upper electrode is separated from the upper surface of a second resister. The lower surface electrode is formed by being separated from the lower surface of a circuit board. A pair of a side electrode (30) is formed at both end units of the laminate. The side electrode is electrically connected to the upper surface electrode and the lower surface electrode.
Abstract translation: 目的：提供一种片式电阻器及其制造方法，以通过增加通过面对电阻器布置的下表面电极的表面来防止板弯曲。 构成：层压板包括一对上表面电极（25,27）和一对下电极（20,23）。 上电极与第二电阻器的上表面分离。 下表面电极通过与电路板的下表面分离而形成。 在层叠体的两端部形成有一对侧面电极（30）。 侧面电极与上表面电极和下表面电极电连接。
-
公开(公告)号：KR101892751B1
公开(公告)日：2018-08-29
申请号：KR1020110145246
申请日：2011-12-28
Applicant: 삼성전기주식회사
Abstract: 본발명은기판, 상기기판의상부전체면에순차적으로적층되어형성된제1 저항체및 제2저항체, 상기제2저항체에전기적으로접속되고상기제2저항체의상부면에일정간격이격되어형성된한 쌍의상면전극및 상기기판의하부면에일정간격이격되어형성된한 쌍의하면전극을포함하는적층체; 및상기적층체의양 단부에형성되며, 상기한 쌍의상면전극및 하면전극을전기적으로각각연결하는한 쌍의측면전극;을포함하는칩 저항기를제공한다. 본발명에따르면, 낮은저항체두께로초저저항값을구현할수 있으며, 소성시 기판의휨 현상을개선할수 있다.
-
公开(公告)号：KR1020140138356A
公开(公告)日：2014-12-03
申请号：KR1020130059101
申请日：2013-05-24
Applicant: 삼성전기주식회사
CPC classification number: H01C17/065 , H01C1/142 , H01C17/006 , H05K3/3442 , H05K2201/10636
Abstract: 본 발명은 상면에 상부 전극이 형성되고, 하면에 상기 상부 전극과 대향하는 하면 전극 및 상기 하면 전극 사이에 개재되는 저항체가 형성되어 있는 기판을 마련하는 단계; 상기 기판을 크기가 일정하도록 식각하고, 그에 따라 각각 분할하여 칩 본체를 마련하는 단계; 상기 칩 본체를 적층하는 단계; 상기 적층된 칩 본체의 측면에 측면 전극 패턴에 따라, 측면 마스크층을 형성하는 단계; 및 상기 측면 마스크층이 형성된 상기 적층된 칩 본체의 측면에 측면 전극을 형성하는 단계;를 포함하는 어레이 타입 칩 저항기 제조 방법에 관한 것이다.
Abstract translation: 本发明涉及一种阵列型片式电阻器的制造方法，其特征在于，具备：形成有在其上表面形成有上部电极的基板，与该上部电极相对的下部电极以及位于下部电极之间的电阻器 在其下表面上; 通过将衬底蚀刻成相同的尺寸并根据尺寸分割蚀刻结果来提供芯片体; 堆叠芯片体; 在堆叠的芯片主体的侧表面沿着侧面电极图形形成侧面掩模层; 以及在形成侧面掩模层的层叠芯片体的侧面形成侧面电极。
-
Patent Agency Ranking
公开(公告)号：KR1020160072549A
公开(公告)日：2016-06-23
申请号：KR1020140180322
申请日：2014-12-15
Applicant: 삼성전기주식회사
CPC classification number: H01C1/142 , H01C1/01 , H01C1/012 , H01C17/006 , H01C17/281 , H01C1/14 , H01C17/00 , H05K1/18
Abstract: 본발명의일 실시형태는베이스기재, 상기베이스기재의일면에배치되는저항층, 상기저항층상에이격되어배치된제1 전극층및 제2 전극층, 상기제1 전극층및 제2 전극층사이에서상기제1 전극층및 제2 전극층과이격되어배치되며상기제1 및제2 전극층보다두꺼운두께를갖는제3 전극층및 상기제1 내지제3 전극층상에각각배치되는제1 내지제3 도금층을포함하는저항소자를제공한다.
Abstract translation: 根据本发明的实施例，提供了一种电阻元件，其具有优异的空间效率，并且当电阻元件安装在基板上时可以稳定地连接到电路板。 电阻元件包括：基底; 布置在所述基底基板的一个表面上的电阻层; 布置成在电阻层上分离的第一和第二电极层; 第三电极层，布置成在第一和第二电极层之间与第一和第二电极层分离，并且具有比第一和第二电极层的厚度更厚的第三电极层; 以及分别设置在第一至第三电极层上的第一至第三电镀层。
-
公开(公告)号：KR1020160052283A
公开(公告)日：2016-05-12
申请号：KR1020140152411
申请日：2014-11-04
Applicant: 삼성전기주식회사
CPC classification number: H01C1/14 , H01C1/01 , H01C7/003 , H01C17/281 , H05K1/181 , H05K3/3431 , H05K2201/10022 , H05K2201/10045 , Y02P70/611 , H01C17/28 , H05K3/30
Abstract: 본발명의일 실시형태는베이스기재; 상기베이스기재의일면에배치되는저항층; 상기저항층의일부영역을커버하도록서로이격되어배치된서로이격되어배치된제1 전극층및 제2 전극층; 및상기제1 전극층및 상기제2 전극층사이에서상기제1 전극층및 제2 전극층과이격되어상기저항층의일부영역을커버하도록배치되는제3 전극층;을포함하는저항소자를제공한다.
Abstract translation: 本发明的实施例涉及一种电阻器元件，包括：基底; 电阻层，其布置在所述基底基板的一侧上; 第一电极层和第二电极层，彼此间隔开以覆盖电阻层的一部分; 以及布置在所述第一电极层和所述第二电极层之间的第三电极层，并且与所述第一电极层和所述第二电极层间隔开以覆盖所述电阻层的所述部分。
-
公开(公告)号：KR1020160040956A
公开(公告)日：2016-04-15
申请号：KR1020140134544
申请日：2014-10-06
Applicant: 삼성전기주식회사
CPC classification number: H05K1/181 , H01C1/012 , H01C1/142 , H05K1/111 , H05K2201/10022 , H05K2201/10636 , Y02P70/611
Abstract: 본발명의일 실시형태에의하면베이스기재, 상기베이스기재의일면에배치되는저항층, 상기저항층의일부영역을커버하도록서로이격되어배치된제1 단자및 제2 단자및 상기제1 단자및 상기제2 단자사이에배치되며상기저항층의일부영역을커버하는제3 단자를포함하며, 상기베이스기재의서로마주보는제1 및제2 측면은상기제1 내지제3 단자로부터노출되는다단자전자부품을제공한다.
Abstract translation: 根据本发明的实施例，提供了具有优异的空间效率的多端子电子部件。 多端子电子部件包括基底基板，布置在基底基板的一个表面上的电阻层，彼此分离以覆盖电阻层的一部分的第一端子和第二端子，以及第三端子， 布置在第一端子和第二端子之间并覆盖电阻层的一部分。 面对的第一侧面和第二侧面从第一至第三端露出。
-
公开(公告)号：KR1020140142847A
公开(公告)日：2014-12-15
申请号：KR1020130064483
申请日：2013-06-05
Applicant: 삼성전기주식회사
CPC classification number: H01L28/20 , H01C1/01 , H01C1/14 , H01C1/142 , H01C7/003 , H01C17/281 , H01L28/24
Abstract: 본 발명은 어레이 타입 칩 저항기에 관한 것이다. 본 발명의 일 실시 형태에 따른 어레이 타입 칩 저항기는 칩 본체; 상기 칩 본체의 하면 양측부에 배치되며, 상기 칩 본체의 모서리까지 연장 형성된 4 쌍의 하부 전극; 상기 하부 전극이 상기 칩 본체의 측면으로 연장되어 형성된 측면 전극; 및 상기 칩 본체 하면의 상기 하부 전극 사이에 개재되며, 상기 하부 전극과 접촉부를 통해 전기적으로 연결되는 저항체;를 포함하고, 상기 측면 전극의 폭을 d1이라 하고, 서로 인접하는 상기 측면 전극 간의 거리를 d2라 하며, 상기 측면 전극의 높이를 h라고 할 때, d1/d2가 0.5 내지 1.5 인 경우에, h의 값은 4,300/d1 um 이상이고, 0.24d2 + 87.26 um 이하일 수 있다.
Abstract translation: 本发明涉及一种阵列型片式电阻器。 阵列式芯片电阻器包括芯片的主体; 四对下电极，其布置在芯片的主体的下侧的两端并延伸到芯片的主体的角部; 形成为延伸到芯片的主体侧的侧电极; 以及通过下电极和接触单元电连接并安装在芯片主体下侧的下电极的电阻器。 当d1是侧电极的宽度时，d2在相邻的侧电极之间，h是侧电极的高度，h大于4300 / d1um，当d1 / d2为 0.5至1.5。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.024 seconds)
