저항 소자, 그 제조방법 및 저항 소자의 실장 기판
    3.
    发明公开
    저항 소자, 그 제조방법 및 저항 소자의 실장 기판 有权
    电阻元件,与其相同的ANSYS板的制造方法

    公开(公告)号:KR1020160072549A

    公开(公告)日:2016-06-23

    申请号:KR1020140180322

    申请日:2014-12-15

    Abstract: 본발명의일 실시형태는베이스기재, 상기베이스기재의일면에배치되는저항층, 상기저항층상에이격되어배치된제1 전극층및 제2 전극층, 상기제1 전극층및 제2 전극층사이에서상기제1 전극층및 제2 전극층과이격되어배치되며상기제1 및제2 전극층보다두꺼운두께를갖는제3 전극층및 상기제1 내지제3 전극층상에각각배치되는제1 내지제3 도금층을포함하는저항소자를제공한다.

    Abstract translation: 根据本发明的实施例,提供了一种电阻元件,其具有优异的空间效率,并且当电阻元件安装在基板上时可以稳定地连接到电路板。 电阻元件包括:基底; 布置在所述基底基板的一个表面上的电阻层; 布置成在电阻层上分离的第一和第二电极层; 第三电极层,布置成在第一和第二电极层之间与第一和第二电极层分离,并且具有比第一和第二电极层的厚度更厚的第三电极层; 以及分别设置在第一至第三电极层上的第一至第三电镀层。

    저항 소자, 그 제조방법 및 저항 소자의 실장 기판
    4.
    发明公开
    저항 소자, 그 제조방법 및 저항 소자의 실장 기판 审中-实审
    电阻元件,与其相同的ANSYS板的制造方法

    公开(公告)号:KR1020160052283A

    公开(公告)日:2016-05-12

    申请号:KR1020140152411

    申请日:2014-11-04

    Abstract: 본발명의일 실시형태는베이스기재; 상기베이스기재의일면에배치되는저항층; 상기저항층의일부영역을커버하도록서로이격되어배치된서로이격되어배치된제1 전극층및 제2 전극층; 및상기제1 전극층및 상기제2 전극층사이에서상기제1 전극층및 제2 전극층과이격되어상기저항층의일부영역을커버하도록배치되는제3 전극층;을포함하는저항소자를제공한다.

    Abstract translation: 本发明的实施例涉及一种电阻器元件,包括:基底; 电阻层,其布置在所述基底基板的一侧上; 第一电极层和第二电极层,彼此间隔开以覆盖电阻层的一部分; 以及布置在所述第一电极层和所述第二电极层之间的第三电极层,并且与所述第一电极层和所述第二电极层间隔开以覆盖所述电阻层的所述部分。

    다단자 전자부품, 그 제조방법 및 다단자 전자부품의 실장 기판
    5.
    发明公开
    다단자 전자부품, 그 제조방법 및 다단자 전자부품의 실장 기판 审中-实审
    多终端电子元件,其制造方法及其安装在其上的板

    公开(公告)号:KR1020160040956A

    公开(公告)日:2016-04-15

    申请号:KR1020140134544

    申请日:2014-10-06

    Abstract: 본발명의일 실시형태에의하면베이스기재, 상기베이스기재의일면에배치되는저항층, 상기저항층의일부영역을커버하도록서로이격되어배치된제1 단자및 제2 단자및 상기제1 단자및 상기제2 단자사이에배치되며상기저항층의일부영역을커버하는제3 단자를포함하며, 상기베이스기재의서로마주보는제1 및제2 측면은상기제1 내지제3 단자로부터노출되는다단자전자부품을제공한다.

    Abstract translation: 根据本发明的实施例,提供了具有优异的空间效率的多端子电子部件。 多端子电子部件包括基底基板,布置在基底基板的一个表面上的电阻层,彼此分离以覆盖电阻层的一部分的第一端子和第二端子,以及第三端子, 布置在第一端子和第二端子之间并覆盖电阻层的一部分。 面对的第一侧面和第二侧面从第一至第三端露出。

    칩 저항 소자 및 칩 저항 소자 어셈블리

    公开(公告)号:KR101771836B1

    公开(公告)日:2017-08-25

    申请号:KR1020160017139

    申请日:2016-02-15

    Inventor: 이재훈 남정민

    Abstract: 본발명의일 실시형태는, 서로마주보는제1 면및 제2 면을갖는절연기판; 상기제1 면상에배치된저항층; 상기제1 면상에서상기절연기판의양단에인접하도록배치되며, 상기저항층의양단에각각연결된제1 및제2 내부전극; 상기제1 및제2 내부전극사이에서상기절연기판의상기제1 면에배치되며, 상기제1 및제2 내부전극의두께보다두꺼운두께를갖는제3 내부전극; 및상기제1 내지제3 내부전극을각각덮는제1 내지제3 외부전극을포함하며, 상기제3 내부전극의두께는상기제1 및제2 내부전극의두께의평균값보다 5㎛내지 50㎛더 두꺼운칩 저항소자를제공한다.

    칩 저항 소자 및 칩 저항 소자 어셈블리
    8.
    发明公开
    칩 저항 소자 및 칩 저항 소자 어셈블리 有权
    片式电阻元件和片式电阻元件组件

    公开(公告)号:KR1020170095573A

    公开(公告)日:2017-08-23

    申请号:KR1020160017139

    申请日:2016-02-15

    Inventor: 이재훈 남정민

    Abstract: 본발명의일 실시형태는, 서로마주보는제1 면및 제2 면을갖는절연기판; 상기제1 면상에배치된저항층; 상기제1 면상에서상기절연기판의양단에인접하도록배치되며, 상기저항층의양단에각각연결된제1 및제2 내부전극; 상기제1 및제2 내부전극사이에서상기절연기판의상기제1 면에배치되며, 상기제1 및제2 내부전극의두께보다두꺼운두께를갖는제3 내부전극; 및상기제1 내지제3 내부전극을각각덮는제1 내지제3 외부전극을포함하며, 상기제3 내부전극의두께는상기제1 및제2 내부전극의두께의평균값보다 5㎛내지 50㎛더 두꺼운칩 저항소자를제공한다.

    Abstract translation: 本发明的一个实施例是一种绝缘基板,包括:绝缘基板,具有彼此面对的第一表面和第二表面; 设置在第一表面上的电阻层; 第一内部电极和第二内部电极,所述第一内部电极和第二内部电极分别与第一表面上的绝缘基板的两端相邻设置, 设置在所述绝缘基板的所述第一表面上,具有所述第一mitje比所述第二内部电极的厚度厚的第一mitje第二内部电极之间的第三内部电极; 与第一至第三至第一覆盖所述内部电极的每一个包括第三外部电极,其中,所述内部电极2的第三厚度与所述第一mitje5㎛比内部电极的厚度的平均值为较厚50㎛ 由此提供芯片电阻元件。

    저항 소자, 그 제조방법 및 저항 소자의 실장 기판
    10.
    发明公开
    저항 소자, 그 제조방법 및 저항 소자의 실장 기판 审中-实审
    电阻元件,与其相同的ANSYS板的制造方法

    公开(公告)号:KR1020160072550A

    公开(公告)日:2016-06-23

    申请号:KR1020140180323

    申请日:2014-12-15

    Abstract: 본발명의일 실시형태는베이스기재; 상기베이스기재의일면에배치되는저항층; 상기저항층상에이격되어배치된제1 전극층및 제2 전극층; 상기제1 전극층및 제2 전극층사이에서상기제1 전극층및 제2 전극층과이격되어배치되는제3 전극층; 상기제3 전극층의적어도일 단부에배치된도전성수지전극; 및상기제1 내지제3 전극층상에각각배치되는제1 내지제3 도금층; 을포함하는저항소자를제공한다.

    Abstract translation: 根据本发明的实施例,提供了一种电阻元件,当电阻元件安装在基板上时,电阻元件具有优异的空间效率和降低的安装缺陷率。 电阻元件包括:基底; 布置在所述基底基板的一个表面中的电阻层; 布置成在电阻层上分离的第一和第二电极层; 第三电极层,布置成在第一和第二电极层之间与第一和第二电极层分离; 布置在所述第三电极层的至少一个端部的导电树脂电极; 以及分别设置在第一至第三电极层上的第一至第三电镀层。

Patent Agency Ranking