Abstract:
본 출원의 일 실시예에 따르는 용량성 결합 레벨 시프터는 복수의 커패시터들이 각각 결합된 복수의 전압 트랜지스터들을 이용하여, 공급전압과 상기 공급전압의 두배 크기의 더블전압 중 하나의 전압을 제공하는 전압제공부, 상기 하나의 전압을 출력전압으로 NMOS 스위치에 전달하는 전압전달부 및 상기 출력전압의 레벨에 따라 기설정된 주기적인 리프레시 동작에 기초하여, 상기 복수의 커패시터들 중 적어도 둘의 커패시터에 대한 리프레시 동작을 순차적으로 수행시키는 리프레시 지원부를 포함한다.
Abstract:
본 출원의 일 실시예에 따른 에너지 하베스팅 시스템은 전력원으로부터 전달받는 한쌍의 교류전압을 제1 및 제2 직류전압으로 변환하는 교류-직류 변환부, 상기 제1 및 제2 직류전압을 일정 크기 레벨로 조절하고, 하나의 인덕터를 통해 출력단으로 출력하는 직류-직류 변환부, 상기 인덕터로 전달되는 한쌍의 전력전달 커패시터에 충전된 제1 및 제2 입력전압 중 어느 하나의 입력전압을 결정하는 입력 스위치 연결부 및 상기 입력 스위치 연결부와 시스템 온-칩으로 형성되고, 상기 전력원의 개방전압에 일정 퍼센트에 해당하는 최대 전력점 전압을 생성하는 최대 전력점 추적회로부를 포함한다.
Abstract:
본 출원의 일 실시예에 따른 에너지 하베스팅 시스템은 제1 노드를 통해 커패시터 전압을 방전하는 입력부, 상기 제1 노드에서 전기적으로 분리된 제2 노드를 통해 배터리 전압을 공급하는 배터리부, 상기 제1 노드를 통해 방전되는 상기 커패시터 전압을 컨버팅하는 직류-직류 컨버터부 및 상기 커패시터 전압의 크기에 따라, 상기 배터리 전압을 공급받아 상기 제1 및 제2 노드 사이에 위치한 절연 스위치의 게이트 전압을 조절하는 제어부를 포함한다.
Abstract:
본 출원의 일 실시예에 따르는 차동 신호 처리장치는 입력 데이터를 적어도 하나의 차동 신호로 인코딩하는 인코더 및 상기 적어도 하나의 차동 신호를 복수의 전송선들을 통해 순차적으로 송신하는 송신기를 포함하고, 상기 인코더는, 상기 적어도 하나의 차동 신호 각각마다 인코딩되는 인코딩 단위시간을 정수배로 늘린 전송시간구간에서, 상기 입력 데이터 중 상기 전송시간구간에 대응하는 복수의 비트들을 인코딩 코드배열로 변환한다.
Abstract:
본 발명은 축차 비교형 아날로그 디지털 변환기 및 그 변환방법을 제안한다.실시예에 따른 축차 비교형 아날로그 디지털 변환기는 클록신호를 이용하여 아날로그의 제1 입력신호와 아날로그의 제2 입력신호의 전압 크기를 샘플링하고 유지하는 동작을 수행하는 샘플앤홀드부와, 샘플앤홀드부에 의해 샘플링된 제1 입력신호와 샘플링된 제2 입력신호의 전압크기를 비교하고, 디지털-아날로그 변환부에서 생성한 제1 입력신호와 제2 입력신호의 전압 크기를 비교하는 비교부와, 비교부의 비교 결과에 따라 변환될 디지털 값의 최상위 비트의 값을 결정하고, 비교부로의 입력신호들 중에서 최상위 비트의 값에 대응하는 입력신호를 1/4 기준전압으로 리셋시키는 스위칭부와, 비교부의 비교 결과에 따라 최상위 비트의 다음 비트들의 값을 결정하는 축차 근사화 레지스터부 및 스위칭부와 축차 근사화 레이스터부에서 결정된 디지털 값과 축차 근사화 레이스터부의 클록신호를 수신해서 제1 입력신호와 제2 입력신호의 비교대상 전압을 생성하는 디지털-아날로그 변환부를 포함해서 스위칭 에너지 소모량과 칩 면적을 감소시킨다.
Abstract:
파이프라인 아날로그 디지털 컨버터에 포함되는 멀티플라잉 디지털 아날로그 컨버터의 구조 및 동작 방법에 연관된다. 샘플링 페이즈에서 입력 전압을 샘플하여 홀드 하고, 증폭 페이즈에서 상기 입력 전압과 레퍼런스 전압 차이를 증폭하여 출력 단자에 전달하는 제1 커패시터부; 및 상기 샘플링 페이즈에서 상기 입력 전압을 샘플하여 홀드하고, 상기 증폭 페이즈에서 상기 입력 전압에서 상기 레퍼런스 전압을 감산한 상기 전압 차이를 상기 제1 커패시터부에 전달하는 제2 커패시터부를 포함할 수 있고, 상기 제1 커패시터부는 Y형 연결된 세 개의 커패시터들을 포함할 수 있다.
Abstract:
PURPOSE: A successive approximation analog/digital converter and a time-interleaved successive approximation analog/digital converter are provided to working speed thereof by reducing an operation clock in one cycle. CONSTITUTION: A sample and hold part(11) samples the size of an analog input signal by using one cycle of a clock signal. A first comparison unit(12) compares the size and comparative object voltage of the analog input signal every one cycle of clock. A second comparison unit(15) compares the size of the sampled input signal with half of the preset reference voltage. A successive approximation register block(13) determines the value of the most significant bit of the transformed digital value according to the comparison result of the second comparison unit. A digital to analog converter(14) generates comparative object voltage.
Abstract:
PURPOSE: An analog charge pump makes have the first current generator, ripple and the anti-phase generating with the second current source in the output terminal generates with the fourth current source in the output terminal. The ripple of the control voltage is eliminated due to the cancellation effect of the reciprocity ripple. CONSTITUTION: A main charge pump part(10) comprises a first current generator(11) and the second current source(12). The first current generator offers current to the output terminal in case the up signal is offered from the phase-frequency detector. The second current source extracts current from the output terminal in case the down signal is offered from the phase-frequency detector.