公开(公告)号：KR1020030060282A

公开(公告)日：2003-07-16

申请号：KR1020020000907

申请日：2002-01-08

Applicant: 삼성전자주식회사

Inventor： 이재갑 ,  강봉주 ,  조범석 ,  정창오

IPC: H01L29/786

CPC classification number: H01L27/12 ,  H01L27/124 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/66765

Abstract: PURPOSE: A TFT substrate and a fabricating method thereof are provided to prevent the oxidation and enhance the adhesive strength by diffusing Zn element to form a ZnO layer using Ag. CONSTITUTION: A gate wiring(22,24,26) including a gate line(22) and a gate electrode(26) is formed on an insulating substrate(10). A gate insulating layer(30) is formed on the gate wiring. A semiconductor pattern is formed on the gate insulating layer. A data wiring is formed on the semiconductor pattern. The data wiring(65,66,68) includes a source electrode(65), a drain electrode(66), and a data line. A protective layer(70) has the first contact hole to expose the drain electrode. A pixel electrode(82) is formed on an upper portion of the protective layer. The pixel electrode is connected to the drain electrode through the first contact hole. One of the gate wiring and the data wiring is formed with Ag alloy.

Abstract translation: 目的：提供一种TFT基板及其制造方法，通过使用Ag扩散Zn元素形成ZnO层，防止氧化，提高粘合强度。 构成：在绝缘基板（10）上形成包括栅极线（22）和栅电极（26）的栅极布线（22,24,26）。 栅极绝缘层（30）形成在栅极布线上。 在栅极绝缘层上形成半导体图形。 在半导体图案上形成数据布线。 数据线（65,66,68）包括源电极（65），漏电极（66）和数据线。 保护层（70）具有第一接触孔以露出漏电极。 像素电极（82）形成在保护层的上部。 像素电极通过第一接触孔连接到漏电极。 栅极布线和数据布线之一由Ag合金形成。

公开(公告)号：KR100859512B1

公开(公告)日：2008-09-22

申请号：KR1020020022719

申请日：2002-04-25

Applicant: 삼성전자주식회사

Inventor： 정창오 ,  조범석 ,  이재갑 ,  강봉주 ,  홍성진 ,  양희정

IPC: H01L29/786

Abstract: 먼저, 기판의 상부에 도전 물질을 적층하고 패터닝하여 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 가로 방향의 게이트 배선을 형성한다. 다음, 게이트 절연막을 질화 규소를 적층하여 형성하고, 그 상부에 반도체층 및 저항 접촉층을 차례로 형성한다. 이어, 반도체층 또는 저항성 접촉층의 규소층을 HF 처리하고 비정질 규소층의 상부에 은 합금의 도전 물질을 적층하고 패터닝하여 게이트선과 교차하는 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어, 어닐링을 실시하여 데이터 배선의 상부에 규소층으로부터 확산된 규소를 포함하는 산화 규소로 이루어진 보호막 또는 데이터 배선과 규소층 사이에 규소와 은 합금용 첨가 물질을 포함하는 화합물층을 형성한 다음, 질화 규소 또는 유기 물질을 적층하여 보호막을 형성하고 건식 식각으로 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드를 각각 드러내는 접촉 구멍을 형성한다. 이어 IZO 또는 ITO를 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 전기적으로 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
은합금, 접착력, 비저항, 어닐링, 규소

公开(公告)号：KR1020040021394A

公开(公告)日：2004-03-10

申请号：KR1020020053220

申请日：2002-09-04

Applicant: 삼성전자주식회사

Inventor： 백범기 ,  최권영 ,  이영준 ,  강봉주 ,  임승택 ,  공향식

IPC: G02F1/136

CPC classification number: G02F1/136286 ,  G02F1/1343 ,  G02F1/13458 ,  G02F1/1368 ,  G02F2001/13625

Abstract: PURPOSE: An interconnection contact structure, a method of forming the structure, a thin film transistor array substrate including the interconnection contact structure, and a method of fabricating the array substrate are provided to form an interconnection contact part of a material having a low resistance. CONSTITUTION: An interconnection contact structure includes an interconnection line(11), an insulating layer(12), and a conductive layer(14). The interconnection line is formed on a substrate(10) and includes a lower layer(111) and an upper layer(112). The lower layer is formed of a conductive material that is dry-etched. The upper layer is formed of aluminum or aluminum alloy on the lower layer. The boundary of the upper layer is located on the lower layer. The insulating layer has a contact hole(13) that exposes the interconnection line. The conductive layer is formed of IZO on the insulating layer and connected to the lower layer of the interconnection line through the contact hole.

Abstract translation: 目的：提供互连接触结构，形成结构的方法，包括互连接触结构的薄膜晶体管阵列基板和制造阵列基板的方法，以形成具有低电阻的材料的互连接触部分。 构成：互连接触结构包括互连线（11），绝缘层（12）和导电层（14）。 互连线形成在基板（10）上并且包括下层（111）和上层（112）。 下层由干蚀刻的导电材料形成。 上层由铝或铝合金形成在下层。 上层的边界位于下层。 绝缘层具有暴露互连线的接触孔（13）。 导电层由绝缘层上的IZO形成，并通过接触孔与互连线的下层连接。

公开(公告)号：KR1020020079155A

公开(公告)日：2002-10-19

申请号：KR1020010019874

申请日：2001-04-13

Applicant: 삼성전자주식회사

Inventor： 정창오 ,  강봉주 ,  이재갑 ,  조범석

IPC: H01L29/786

CPC classification number: G02F1/13458 ,  G02F1/136286 ,  G02F2001/13629 ,  G02F2001/136295 ,  H01L23/53242 ,  H01L27/12 ,  H01L27/124 ,  H01L27/1288 ,  H01L29/4908 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: A wire, a method for fabricating the same, a TFT substrate including the same, and a fabricating method thereof are provided to prevent a signal delay phenomenon by using a conductive material having a low resistance to form the wire for transferring a signal. CONSTITUTION: A thin film(200) for wire is formed on an upper portion of a substrate(100). The thin film(200) for wire is formed with Ag or an Ag alloy having the lowest electrical resistivity. The thin film(200) for wire is formed by patterning the thin film(200) for wire. The thin film(200) for wire includes a conductive material for alloy such as Pd, Cu, Mg, Al, Li, Pu, Np, Ce, Eu, Pr, Ca, La, Nb, or Sm corresponding to an atomic percentage of 0.01 to 20. At this time, the conductive material for alloy includes the alloy having two conductive elements or the alloy having three conductive elements.

Abstract translation: 目的：提供一种线，其制造方法，包括该TFT的基板及其制造方法及其制造方法，以通过使用具有低电阻的导电材料来形成信号传递线来防止信号延迟现象。 构成：在基板（100）的上部形成用于导线的薄膜（200）。 用于电线的薄膜（200）由Ag或具有最低电阻率的Ag合金形成。 用于线材的薄膜（200）通过图案化用于线材的薄膜（200）而形成。 用于线材的薄膜（200）包括用于诸如Pd，Cu，Mg，Al，Li，Pu，Np，Ce，Eu，Pr，Ca，La，Nb或Sm的合金的导电材料，其对应于 此时，用于合金的导电材料包括具有两个导电元件的合金或具有三个导电元件的合金。

公开(公告)号：KR1020030084163A

公开(公告)日：2003-11-01

申请号：KR1020020022719

申请日：2002-04-25

Applicant: 삼성전자주식회사

Inventor： 정창오 ,  조범석 ,  이재갑 ,  강봉주 ,  홍성진 ,  양희정

IPC: H01L29/786

Abstract: PURPOSE: An interconnection, a fabricating method thereof, a thin film transistor array substrate including the same and a fabricating method therefor are provided to minimize signal delay and embody a liquid crystal display of a large area and high resolution by using as an interconnection a silver alloy including silver with the lowest resistivity. CONSTITUTION: A conductive material for a gate interconnection is stacked on a substrate and is patterned to the gate interconnection including a gate line and a gate electrode. A gate insulation layer is formed on the substrate. A semiconductor layer of silicon is formed on the gate insulation layer. A data line and a data interconnection including source and drain electrodes are formed on the semiconductor layer by using a thin film made of silver alloy. A passivation layer made of silicon oxide including the silicon diffused from the semiconductor layer is formed on the data interconnection.

Abstract translation: 目的：提供一种互连，其制造方法，包括该薄膜晶体管阵列基板的薄膜晶体管阵列基板及其制造方法，以使信号延迟最小化并且通过使用银互连形成大面积和高分辨率的液晶显示器 合金包括具有最低电阻率的银。 构成：用于栅极互连的导电材料层叠在基板上并且被图案化到包括栅极线和栅电极的栅极互连。 在基板上形成栅极绝缘层。 在栅极绝缘层上形成硅的半导体层。 通过使用由银合金制成的薄膜，在半导体层上形成包括源极和漏极的数据线和数据互连。 在数据互连上形成由包含从半导体层扩散的硅的氧化硅制成的钝化层。

公开(公告)号：KR100870009B1

公开(公告)日：2008-11-21

申请号：KR1020020053220

申请日：2002-09-04

Applicant: 삼성전자주식회사

Inventor： 백범기 ,  최권영 ,  이영준 ,  강봉주 ,  임승택 ,  공향식

IPC: G02F1/136

Abstract: 먼저, 기판 위에 게이트선, 게이트 패드, 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층, 중간층 및 크롬의 하부막과 알루미늄 또는 알루미늄 합금의 상부막을 연속 증착한 다음 그 위에 양성의 감광막을 도포한다. 마스크를 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴을 형성한다. 감광막 패턴 중에서 소스 전극과 드레인 전극 사이의 채널부에 위치한 제1 부분은 데이터 배선이 형성될 부분에 위치한 제2 부분보다 두께가 작게 되도록 하며, 기타 부분과 채널부의 모서리 부분의 감광막은 모두 제거한다. 다음, 기타 부분에 노출되어 있는 상부막을 습식 식각하고 하부막 및 반도체층을 감광막의 제1 부분과 함께 건식 식각 방법으로 제거한다. 이어, 상부막의 표면에 남아 있는 감광막 찌꺼기를 애싱(ashing)을 통하여 제거한 후, 채널부의 상부막과 하부막 및 그 하부의 중간층 패턴을 식각하여 제거함으로써, 소스 전극과 드레인 전극을 분리한다. 이때, 상부막과 하부막은 모두 습식 식각으로 제거하며 감광막 제2 부분은 상부막을 식각한 다음 제거한다. 이어, 보호막과 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
알루미늄, IZO, 접촉저항, 크롬, 건식식각, 습식 식각

公开(公告)号：KR100825102B1

公开(公告)日：2008-04-25

申请号：KR1020020000907

申请日：2002-01-08

Applicant: 삼성전자주식회사

Inventor： 이재갑 ,  강봉주 ,  조범석 ,  정창오

IPC: H01L29/786

CPC classification number: H01L27/12 ,  H01L27/124 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/66765

Abstract: 절연 기판 위에 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있으며, 게이트 절연막 위에 반도체 패턴이 형성되어 있다. 반도체 패턴과 게이트 절연막 위에는 소스 전극 및 드레인 전극과 데이터선을 포함하는 데이터 배선이 형성되어 있고, 데이터 배선 위에는 보호막이 형성되어 있다. 보호막 위에는 접촉 구멍을 통하여 드레인 전극과 연결되는 있는 화소 전극이 형성되어 있다. 이 때, 게이트 배선 및 데이터 배선은 Ag에 Zn, In, Sn 및 Cr 중의 어느 하나 이상의 물질이 혼합되어 이루어진 Ag 합금으로 이루어져 있다.
박막트랜지스터기판, 저항, 접착성, Ag, 내화학성

公开(公告)号：KR100750922B1

公开(公告)日：2007-08-22

申请号：KR1020010019874

申请日：2001-04-13

Applicant: 삼성전자주식회사

Inventor： 정창오 ,  강봉주 ,  이재갑 ,  조범석

IPC: H01L29/786

CPC classification number: G02F1/13458 ,  G02F1/136286 ,  G02F2001/13629 ,  G02F2001/136295 ,  H01L23/53242 ,  H01L27/12 ,  H01L27/124 ,  H01L27/1288 ,  H01L29/4908 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 먼저, 유리 기판을 산소 플라스마 처리한 다음, 기판의 상부에 은 또는 은 합금의 도전 물질을 적층하고 패터닝하여 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 가로 방향의 게이트 배선을 형성한다. 다음, 게이트 절연막을 질화 규소를 적층하여 형성하고, 그 상부에 반도체층 및 저항 접촉층을 차례로 형성한다. 이어, 반도체층 또는 저항성 접촉층의 규소층을 HF 처리하고 규소층의 상부에 은 합금의 도전 물질을 적층하고 패터닝하여 게이트선과 교차하는 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어, 질화 규소 또는 유기 물질을 적층하여 보호막을 형성하고 건식 식각으로 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드를 각각 드러내는 접촉 구멍을 형성한다. 이어 IZO 또는 ITO를 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 전기적으로 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
은, 접착력, 비저항, 산소, 플라스마, HF

Abstract translation: 在用于制造薄膜晶体管阵列基板的方法中，玻璃基板经历氧等离子体处理。 将银或银合金基导电层沉积到衬底上，并将其图案化，从而形成沿水平方向行进的栅极线组件。 栅极线组件包括栅极线，栅极电极和栅极焊盘。 之后，在基板上沉积基于氮化硅的栅极绝缘层，并且在栅极绝缘层上依次形成半导体层和欧姆接触层。 对半导体层和欧姆接触层进行HF处理。 将基于银合金的导电层沉积到衬底上，并将其图案化，从而形成数据线组件。 数据线组件包括跨过栅极线，源电极，漏电极和数据焊盘的数据线。 将基于氮化硅或有机材料的保护层沉积到衬底上，并且通过干法蚀刻来图案化，使得保护层分别具有暴露漏极电极，栅极焊盘和数据焊盘的接触孔。 将氧化铟锌或氧化铟锡基层沉积到衬底上，并将其图案化，从而形成像素电极以及辅助栅极和数据焊盘。 像素电极电连接到漏电极，并且辅助栅极和数据焊盘连接到栅极和数据焊盘。