-
公开(公告)号：KR100607414B1
公开(公告)日：2006-08-01
申请号：KR1020000026316
申请日：2000-05-17
Applicant: 삼성전자주식회사
IPC: H01L21/306
Abstract: 반응 챔버 내벽 근방에 설치되는 라이너를 포함하는 식각 장치가 개시되어 있다. 반응 챔버를 포함하고, 상기 반응 챔버에는 기판을 이송하기 위한 이송 포트 및 제거되는 막들을 감시하기 위한 감시창이 설치된다. 상기 반응 챔버 내벽 근방에는 라이너가 설치되는데, 상기 라이너에는 상기 이송 포트와 연통하는 제1 개구 및 상기 감시창과 연통하는 제2 개구가 형성된다. 상기 이송 포트 및 상기 제1 개구와 연통하는 제1 슬릿이 형성되는 제1 막음쇠 및 상기 감시창 및 상기 제2 개구와 연통하는 제2 슬릿이 형성되는 제2 막음쇠가 상기 제1 개구 및 제2 개구에 설치된다. 상기 제1 막음쇠 및 제2 막음쇠의 설치로 반응 부산물이 상기 반응 챔버 내벽으로 흘러들어가는 것을 최소화할 수 있다.
Abstract translation: 并且在反应室的内壁附近设置衬里。 反应室包括用于传送基板的传送端口和用于监视要被移除的膜的监视窗口。 衬里设置在反应室的内壁附近，衬里具有与输送口连通的第一开口和与监视窗连通的第二开口。 第一闭合件形成有与输送端口和第一开口连通的第一狭缝以及形成有与监视窗口和第二开口连通的第二狭缝的第二闭合件， 2个开口。 通过安装第一阻挡构件和第二阻挡构件，可以使反应副产物流入反应室的内壁的流量最小化。
-
公开(公告)号：KR1020010105644A
公开(公告)日：2001-11-29
申请号：KR1020000026316
申请日：2000-05-17
Applicant: 삼성전자주식회사
IPC: H01L21/306
Abstract: A compact replaceable temperature control module (16) for use with semiconductor manufacturing equipment and a controller to control an operating temperature of an internal surface in a process chamber of the equipment. The control module includes a housing (36) having a size which permits the housing to be placed in close proximity to the equipment. A circulatory system (38) is carried by the housing and adapted to couple to the equipment for creating a closed loop system with the equipment for regulating the operating temperature of the internal surface in the process chamber. The circulatory system includes a thermal electric heat exchanger (51) provided with a hollow core element (52) having a temperature different than the unknown temperature and a pump (286) for causing the liquid to flow through the hollow core element.
Abstract translation: 一种与半导体制造设备一起使用的紧凑型可更换温度控制模块（16）和用于控制设备的处理室内表面的操作温度的控制器。 控制模块包括壳体（36），其具有允许壳体靠近设备放置的尺寸。 循环系统（38）由壳体承载并且适于与设备耦合以创建闭环系统，该设备具有用于调节处理室内表面的工作温度的设备。 循环系统包括具有温度不同于未知温度的中空芯体元件（52）的热电热交换器（51）和用于使液体流过中空芯体的泵（286）。
-
公开(公告)号：KR1020150072800A
公开(公告)日：2015-06-30
申请号：KR1020130160356
申请日：2013-12-20
Applicant: 삼성전자주식회사
CPC classification number: G11C7/20 , G11C5/148 , G11C16/30 , G11C2207/2227
Abstract: 본발명에따른적어도하나의비휘발성메모리장치및 상기적어도하나의비휘발성메모리장치를제어하는메모리제어기를포함하는저장장치의래치관리방법은: 상기저장장치가슬립모드혹은전력감소모드로진입하는단계; 상기적어도하나의비휘발성메모리장치에저장된이니셜래치데이터를읽는단계; 및상기읽혀진이니셜래치데이터를근거로하여래치들을설정하는단계를포함한다.
Abstract translation: 根据本发明，一种用于管理存储装置的锁存器的方法，包括至少一个非易失性存储装置和用于控制非易失性存储装置的存储器控制器，包括以下步骤：使存储装置以滑动模式或电 缩减模式; 读取存储在非易失性存储器件中的初始锁存数据; 并根据读取的初始锁存数据设置锁存器。
-
公开(公告)号：KR100295807B1
公开(公告)日：2001-10-24
申请号：KR1019970062882
申请日：1997-11-25
Applicant: 삼성전자주식회사
IPC: G11C11/34
Abstract: PURPOSE: A dynamic CMOS circuit is provided to secure a stable self-reset operation regardless of a delay time for determining a pulse width of an output signal and regardless of a period and a pulse width of an input signal. CONSTITUTION: The first connection node(N10) has a reference voltage. The second connection node(T2) is pre-charged by a plurality of charges to have a pre-charge state of a pre-charge voltage, and outputs the charged charges to have a discharge state of a discharge voltage. A pre-charge circuit(16) is connected to the second connection node, and supplies the charges to the second connection node. A path forming circuit(12) is connected to the second connection node, and provides a conductive path for the charges supplied from the second connection node. A discharge circuit(14) is connected to the path forming circuit and the reference connection node. The discharge circuit receives a logic signal, and discharges to the reference connection node the plurality of charges from the precharge connection node through the conduction path of the path forming circuit in response to the logic signal. A self-reset circuit maintains the discharge state for a predetermined time when the second connection node is discharged, and then pre-charges the second connection node regardless of an input of the logic signal. The self-reset circuit sets the logic circuit to a standby state, before the logic signal corresponding to a next cycle is input, regardless of a duration of the discharge state.
-
公开(公告)号：KR1020000012872A
公开(公告)日：2000-03-06
申请号：KR1019980031423
申请日：1998-08-01
Applicant: 삼성전자주식회사
Inventor： 강태균
IPC: G11C29/00
CPC classification number: G11C29/83
Abstract: PURPOSE: A redundancy decoder circuit is provided to reduce power consumption by cutting off a current path in a redundancy circuit in a stand-by mode. CONSTITUTION: The redundancy decoder circuit having redundant word lines and redundant bit lines comprises: a pulse generating circuit for generating pulse signals in synchronism with a clock signal supplied from the exterior after receiving a chip select signal; and a redundancy enable circuit for generating a redundancy control signal having the same pulse width of the pulse signals.
Abstract translation: 目的：提供冗余解码器电路，通过在备用模式中切断冗余电路中的电流路径来降低功耗。 构成：具有冗余字线和冗余位线的冗余解码电路包括：脉冲发生电路，用于在接收到芯片选择信号之后与从外部提供的时钟信号同步产生脉冲信号; 以及冗余使能电路，用于产生具有相同脉冲信号脉冲宽度的冗余控制信号。
-
Patent Agency Ranking
公开(公告)号：KR1020170029076A
公开(公告)日：2017-03-15
申请号：KR1020150125718
申请日：2015-09-04
Applicant: 삼성전자주식회사
IPC: H01L21/683 , H01L21/67 , H01L21/02
CPC classification number: H01J37/32642 , H01J37/32082 , H01J37/3244 , H01J37/32477 , H01J37/32697 , H01J37/32715
Abstract: 본발명은링 부재및 그를포함하는기판처리장치를개시한다. 그의장치는월 라이너, 정전척, 및링 부재를포함한다. 링부재는포커스링과사이드링을포함한다. 사이드링은상기사이드링은상기링 부재의바닥에서부터상기링 부재의상부로연장하고, 상기링 부재의상부로부터상기링 부재의외부측벽으로연장한다.
Abstract translation: 衬底处理系统包括壁衬，壁衬中的用于保持衬底的静电吸盘，以及包括聚焦环和侧环的环构件。 聚焦环位于静电卡盘的边缘区域上，侧环包围聚焦环的外侧表面和静电卡盘的侧表面。 侧环包括从环形构件的底表面朝向环形构件的顶部延伸并从环形构件的顶部朝向环形构件的外侧表面延伸的气孔。
-
公开(公告)号：KR1020160139984A
公开(公告)日：2016-12-07
申请号：KR1020150075989
申请日：2015-05-29
Applicant: 삼성전자주식회사
IPC: H01L21/56 , H01L21/02 , H01L21/471 , H01L21/324 , H01L21/683
CPC classification number: H01J37/32495 , B01J2/003 , C23C4/10 , C23C4/134 , H01J2237/332
Abstract: 코팅층형성방법에있어서, 중공부를감싸는쉘을포함하는중공무기입자들을준비한다. 속이찬 무기코팅입자들을준비한다. 중공무기입자들및 무기코팅입자들의혼합물을제조한다. 혼합물을플라즈마용사공정을통해모재표면에분사한다.
Abstract translation: 一种形成涂层的方法，包括制备中空无机颗粒，每个中空无机颗粒包括围绕中空芯的壳; 制备固体结构的无机涂层颗粒; 形成中空无机颗粒和无机涂层颗粒的混合物; 并通过等离子体喷涂方法将混合物喷涂在基材的表面上。
-
公开(公告)号：KR1020120040649A
公开(公告)日：2012-04-27
申请号：KR1020110098935
申请日：2011-09-29
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
CPC classification number: G10L19/265 , G10L15/02 , G10L15/28
Abstract: PURPOSE: A pre processing device for voice recognition, a device thereof, and a method thereof are provided to convert the voice of a test environment by a linear dynamic system, thereby increasing the recognition rate of the voice recognition device. CONSTITUTION: A voice input unit divides an first input voice to a fixed frame(S10). A voice converting unit applies conversion rules to the frame of the first voice. The voice converting unit converts the frame of the first voice to a frame of a second voice(S20). A recognizing unit identifies verbal meaning by recognizing frames of the second voice(S30).
Abstract translation: 目的：提供一种用于语音识别的预处理装置，其装置及其方法，用于通过线性动态系统转换测试环境的语音，从而增加语音识别装置的识别率。 构成：语音输入单元将第一输入语音划分为固定帧（S10）。 语音转换单元将转换规则应用于第一语音的帧。 语音转换单元将第一语音的帧转换为第二语音的帧（S20）。 识别单元通过识别第二语音的帧来识别语言意义（S30）。
-
公开(公告)号：KR1020100049970A
公开(公告)日：2010-05-13
申请号：KR1020080109033
申请日：2008-11-04
Applicant: 삼성전자주식회사
CPC classification number: G11C29/48 , G11C8/06 , G11C8/10 , G11C8/12 , G11C29/14 , G11C29/18 , G11C2207/105
Abstract: PURPOSE: A semiconductor memory device and a driving method thereof are provided to measure the current distribution of a second memory cell by measuring the current flowing through a bit line in a process of reading data of the second memory cell. CONSTITUTION: A memory cell array comprises a plurality of first memory cells(111-114). A dummy cell array comprises a plurality of second memory cells(121-124) having a property similar to that of the first memory cells. A selection control part(130) is connected to each second memory cell. The selection control part is inputted with the first control signal and the second controlling signal. The selection control part selects the second memory cells according to the first control signal and the second controlling signal.
Abstract translation: 目的：提供一种半导体存储器件及其驱动方法，用于通过在读取第二存储单元的数据的过程中测量流过位线的电流来测量第二存储单元的电流分布。 构成：存储单元阵列包括多个第一存储单元（111-114）。 虚设单元阵列包括具有与第一存储单元的属性类似的特性的多个第二存储单元（121-124）。 选择控制部分（130）连接到每个第二存储器单元。 选择控制部分输入第一控制信号和第二控制信号。 选择控制部根据第一控制信号和第二控制信号来选择第二存储单元。
-
公开(公告)号：KR1019990042160A
公开(公告)日：1999-06-15
申请号：KR1019970062882
申请日：1997-11-25
Applicant: 삼성전자주식회사
IPC: G11C11/34
Abstract: 본 발명의 다이나믹 CMOS 회로는 셀프-리셋 회로를 포함하며, 상기 셀프-리셋 회로는 입력 신호가 다음 사이클 내에서 다시 활성화되기 이전에 NMOS 트랜지스터의 동작 대기 상태를 유지시키기 위한 프리 챠아지 동작이 지연 경로의 지연 시간에 관계없이 수행되도록 할 수 있다. 즉, 출력 신호가 첫 번째로 피드백되는 동안에 펄스 폭을 결정하기 위한 지연 경로를 통과하는 반면에 두 번째로 피드백되는 출력 신호는 지연 경로를 통과하지 않은 다른 경로를 통과하도록 함으로써 NMOS 트랜지스터의 입력 대기 상태를 빠르게 가져갈 수 있다. 이로써, 고속 동작이 요구되는 반도체 장치에서 입력 신호의 주기 및 그것의 펄스 폭과 출력 신호의 펄스 폭을 결정하기 위한 지연 시간에 관계없이 안정된 셀프-리셋 동작을 보장할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.023 seconds)
