-
-
公开(公告)号：KR1020160006330A
公开(公告)日：2016-01-19
申请号：KR1020140085338
申请日：2014-07-08
Applicant: 삼성전자주식회사
IPC: H01L25/065 , H01L23/48 , H01L23/28
CPC classification number: H01L25/0657 , H01L23/13 , H01L23/3128 , H01L23/49816 , H01L23/49838 , H01L23/5386 , H01L24/06 , H01L24/16 , H01L24/32 , H01L24/48 , H01L24/73 , H01L25/0655 , H01L25/105 , H01L2224/04042 , H01L2224/06135 , H01L2224/06136 , H01L2224/16227 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/4824 , H01L2224/73215 , H01L2224/73265 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06558 , H01L2225/06562 , H01L2225/06565 , H01L2225/1023 , H01L2225/1058 , H01L2924/00014 , H01L2924/15159 , H01L2924/15311 , H01L2924/15331 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 반도체패키지가제공된다. 반도체패키지는제 1 면및 상기제 1 면에대향하는제 2 면을갖고, 중앙의칩 영역및 상기칩 영역주변의연결영역을포함하되, 상기칩 영역의상기제 1 면에서함몰부를갖고, 상기칩 영역의상기제 1 면에서상기제 2 면으로연장되는제 1 개구부를가지며, 상기제 1 면에배치되는제 1 본딩패드들을포함하는패키지기판; 상기제 1 개구부를덮도록상기패키지기판의상기제 2 면상에배치되되, 상기제 1 개구부를통해노출되는하부면에서제 1 센터패드들을갖는제 1 반도체칩; 상기제 1 개구부를통해상기제 1 센터패드들과상기제 1 본딩패드들을전기적으로연결하는제 1 본딩와이어들; 및상기제 1 본딩패드들, 상기제 1 센터패드들, 및상기제 1 본딩와이어들을덮는제 1 몰딩막을포함하되, 상기함몰부의함몰된깊이는상기함몰부의상기제 1 면에서상기제 1 몰딩막의최하부까지의높이보다클 수있다.
Abstract translation: 提供半导体封装。 半导体封装包括：具有第一面和与第一面相对的第二面的封装基板，包括中心芯片区域和芯片区域周围的连接区域，在芯片区域的第一面上具有凹陷部分， 具有从芯片区域的第一面延伸到第二面的第一开口部，并且包括设置在第一面上的第一接合焊盘; 第一半导体芯片，其设置在所述封装基板的所述第二面上以覆盖所述第一开口部，并且具有通过所述第一开口部露出的所述下表面上的第一中心焊盘; 第一接合线，其通过第一开口部将第一中心焊盘电连接到第一接合焊盘; 以及覆盖第一接合焊盘，第一中心焊盘和第一接合线的第一成型膜。 凹陷部分的凹陷深度可以大于从第一模制薄膜的凹陷部分的第一面到最下部分的高度。
-
公开(公告)号：KR102245132B1
公开(公告)日：2021-04-28
申请号：KR1020140057949
申请日：2014-05-14
Applicant: 삼성전자주식회사
Abstract: 인쇄회로기판은상면및 하면을구비한베이스기판과, 베이스기판의하면에형성되되, 방사방향으로이격되어적어도하나이상의방사형패드그룹을이루는복수의솔더볼 패드와, 복수의솔더볼 패드각각과연결되어방사형패드그룹의내부영역으로연장되는복수의제1 트레이스와, 복수의제1 트레이스각각과연결되어방사형패드그룹의외부영역으로연장되는복수의제2 트레이스를포함한다.
-
公开(公告)号：KR1020130130621A
公开(公告)日：2013-12-02
申请号：KR1020130013743
申请日：2013-02-07
Applicant: 삼성전자주식회사
CPC classification number: H01L2224/48091 , H01L2224/49113 , H01L2924/00014
Abstract: A semiconductor device includes a first option pad which determines whether to operate each semiconductor chip with an X32 structure or an X16 structure and a second option pad which determines whether to use bytes of a first group or a second group among the bytes of the first group and the second group when each semiconductor chip operates with the X16 structure.
Abstract translation: 半导体器件包括第一可选焊盘，其确定是使用X32结构还是X16结构来操作每个半导体芯片;以及第二可选焊盘，其确定是否在第一组的字节中使用第一组或第二组的字节 并且当每个半导体芯片以X16结构工作时，第二组。
-
公开(公告)号：KR1020130078458A
公开(公告)日：2013-07-10
申请号：KR1020110147418
申请日：2011-12-30
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L25/105 , H01L23/3128 , H01L24/05 , H01L24/06 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/92 , H01L25/0657 , H01L2224/0401 , H01L2224/04042 , H01L2224/05554 , H01L2224/0557 , H01L2224/06155 , H01L2224/06181 , H01L2224/1301 , H01L2224/13111 , H01L2224/13124 , H01L2224/13139 , H01L2224/13147 , H01L2224/1403 , H01L2224/14181 , H01L2224/16145 , H01L2224/16225 , H01L2224/17517 , H01L2224/2929 , H01L2224/29387 , H01L2224/32145 , H01L2224/32225 , H01L2224/45139 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2224/92125 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06562 , H01L2225/06565 , H01L2225/06575 , H01L2225/1023 , H01L2225/1058 , H01L2924/00014 , H01L2924/10253 , H01L2924/12042 , H01L2924/1431 , H01L2924/1433 , H01L2924/1434 , H01L2924/1436 , H01L2924/14361 , H01L2924/1437 , H01L2924/15311 , H01L2924/15331 , H01L2924/157 , H01L2924/15788 , H01L2924/1579 , H01L2924/18161 , H01L2924/00012 , H01L2224/45099 , H01L2924/00
Abstract: PURPOSE: A semiconductor package of a POP structure is provided to increase memory capacity by securing bandwidth. CONSTITUTION: A first package (100) includes a first semiconductor chip part (105). The first semiconductor chip part is mounted on a first substrate. A second package (200) includes a second semiconductor chip part (205). A second semiconductor chip part is mounted on a second substrate. A connecting member combines the first substrate with the second substrate.
Abstract translation: 目的：提供POP结构的半导体封装以通过确保带宽来增加存储容量。 构成：第一封装（100）包括第一半导体芯片部分（105）。 第一半导体芯片部件安装在第一基板上。 第二封装（200）包括第二半导体芯片部分（205）。 第二半导体芯片部件安装在第二基板上。 连接构件将第一基板与第二基板结合。
-
Patent Agency Ranking
公开(公告)号：KR101797079B1
公开(公告)日：2017-11-14
申请号：KR1020110147418
申请日：2011-12-30
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L25/105 , H01L23/3128 , H01L24/05 , H01L24/06 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/92 , H01L25/0657 , H01L2224/0401 , H01L2224/04042 , H01L2224/05554 , H01L2224/0557 , H01L2224/06155 , H01L2224/06181 , H01L2224/1301 , H01L2224/13111 , H01L2224/13124 , H01L2224/13139 , H01L2224/13147 , H01L2224/1403 , H01L2224/14181 , H01L2224/16145 , H01L2224/16225 , H01L2224/17517 , H01L2224/2929 , H01L2224/29387 , H01L2224/32145 , H01L2224/32225 , H01L2224/45139 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2224/92125 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06562 , H01L2225/06565 , H01L2225/06575 , H01L2225/1023 , H01L2225/1058 , H01L2924/00014 , H01L2924/10253 , H01L2924/12042 , H01L2924/1431 , H01L2924/1433 , H01L2924/1434 , H01L2924/1436 , H01L2924/14361 , H01L2924/1437 , H01L2924/15311 , H01L2924/15331 , H01L2924/157 , H01L2924/15788 , H01L2924/1579 , H01L2924/18161 , H01L2924/00012 , H01L2224/45099 , H01L2924/00
Abstract: 본발명의기술적사상은패키지의전체두께를감소시킬수 있고, 배선경로의디자인복잡성(design complexity)을단순화할수 있는 POP 구조의반도체패키지를제공한다. 그반도체패키지는제1 기판, 및상기제1 기판상에실장된제1 반도체칩부를구비한제1 패키지; 상기제1 패키지상에배치되고, 제2 기판, 및상기제2 기판상에실장된제2 반도체칩부구비한제2 패키지; 및상기제1 기판과제2 기판을연결하는기판간 연결부재;를포함하고, 상기제2 반도체칩부는적어도하나의반도체칩을구비하고, 상기반도체칩 각각에는하나의채널에대응하는칩 패드군이가장자리일변에집중배치되며, 상기하나의채널에대응하는 IP(Intellectual Property) 코어가상기칩 패드군이집중배치된가장자리에대응하는상기제1 반도체칩부의가장자리일변에형성될수 있다.
-
公开(公告)号：KR1020140128793A
公开(公告)日：2014-11-06
申请号：KR1020130047698
申请日：2013-04-29
Applicant: 삼성전자주식회사
CPC classification number: H01L25/18 , G11C5/025 , H01L21/563 , H01L23/3107 , H01L23/3128 , H01L23/49816 , H01L23/49827 , H01L23/50 , H01L24/17 , H01L24/48 , H01L24/49 , H01L25/0657 , H01L25/105 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48225 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2225/0651 , H01L2225/06517 , H01L2225/06572 , H01L2924/00014 , H01L2924/1431 , H01L2924/1434 , H01L2924/15311 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 본 발명의 기술적 사상은 패키지 구성 시 DDR의 패드 구조와 대응시키고, Timing, Latency, 전력 문제 등을 해결할 수 있는 컨트롤/어드레스 패드의 배치 영역을 반도체 칩의 중심부에 형성시키는 POP 구조의 반도체 패키지를 제공한다. 그 반도체 패키지는 제1 기판, 및 제1 기판 상에 실장된 적어도 하나의 반도체 칩부를 구비한 제1 패키지; 상기 제1 패키지 상에 배치되고, 제2 기판, 및 상기 제2 기판 상에 실장된 적어도 하나의 반도체 칩부를 구비한 제2 패키지; 상기 제1 기판 상의 반도체 칩의 측면과 바닥면을 밀봉하는 제1 밀봉제; 상기 제2 기판 상의 반도체 칩의 측면과 바닥면을 밀봉하는 제2 밀봉제; 및 상기 제1 기판과 제2 기판을 연결하는 기판 간 연결 부재;를 포함하고, 상기 제1 기판 상의 적어도 하나의 반도체 칩부에는 적어도 하나의 데이터 입출력 채널용 제1 패드 및 적어도 하나의 컨트롤/어드레스 제어용 제2 패드가 배치되며, 상기 제1 패드는 기판상의 반도체 칩부의 가장자리 일변에 형성되고, 상기 제2 패드는 기판상의 반도체 칩부의 중심부에 형성될 수 있다.
Abstract translation: 本发明的技术思想提供了封装封装（POP）结构的半导体封装，以在半导体芯片的中心部分中形成控制/寻址焊盘的批处理区域，以解决定时，等待时间，功率问题或 并且在形成封装时对应于双倍数据速率（DDR）的焊盘结构。 半导体封装包括第一封装，其包括第一基板和安装在第一基板上的至少一个半导体芯片部件; 布置在第一封装上并包括第二基板和安装在第二基板上的至少一个半导体芯片部分的第二封装; 密封第一基板上的半导体芯片的侧面和底部的第一密封材料; 密封第二基板上的半导体芯片的侧面和底部的第二密封材料; 以及连接第一基板和第二基板的基板连接部件。 用于至少一个数据输入/输出通道的第一焊盘和用于至少一个控制/地址控制的第二焊盘布置在第一衬底上的至少一个半导体芯片部分中。 第一焊盘形成在衬底上的半导体芯片的边缘的一侧。 第二焊盘可以形成在衬底上的半导体芯片部分的中心部分。
-
公开(公告)号：KR1020140099107A
公开(公告)日：2014-08-11
申请号：KR1020130011940
申请日：2013-02-01
Applicant: 삼성전자주식회사
CPC classification number: H01L25/105 , H01L23/3128 , H01L24/73 , H01L25/0655 , H01L25/0657 , H01L25/18 , H01L2224/0401 , H01L2224/04042 , H01L2224/06135 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2225/0651 , H01L2225/06565 , H01L2225/1023 , H01L2225/1058 , H01L2924/15192 , H01L2924/15311 , H01L2924/15331 , H01L2924/00012 , H01L2924/00
Abstract: The present invention provides a package on package device. Memory chips are arranged side by side in the device, thereby reducing the vertical thickness of a semiconductor package. Also, the data pad and the command pad of a logic chip are located to be adjacent to the command pad and the data pad of memory chips, thereby reducing a signal transmission distance and improving a signal transmission speed. Therefore, an operation speed can be improved.
Abstract translation: 本发明提供一种封装装置。 存储芯片被并排设置在器件中，从而减小半导体封装的垂直厚度。 此外，逻辑芯片的数据焊盘和命令焊盘位于与指令焊盘和存储器芯片的数据焊盘相邻的位置，从而减少信号传输距离并提高信号传输速度。 因此，能够提高运转速度。
-
-
公开(公告)号：KR1020160081229A
公开(公告)日：2016-07-08
申请号：KR1020140194727
申请日：2014-12-31
Applicant: 삼성전자주식회사
IPC: H01L25/065
CPC classification number: H01L25/162 , H01L23/3128 , H01L24/06 , H01L24/13 , H01L24/16 , H01L24/32 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/92 , H01L25/0652 , H01L25/0655 , H01L25/105 , H01L25/18 , H01L2224/0401 , H01L2224/04042 , H01L2224/05553 , H01L2224/06135 , H01L2224/131 , H01L2224/16225 , H01L2224/16227 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/49175 , H01L2224/73204 , H01L2224/73265 , H01L2224/92125 , H01L2225/0651 , H01L2225/06562 , H01L2225/1023 , H01L2225/1058 , H01L2924/00014 , H01L2924/1431 , H01L2924/1434 , H01L2924/1436 , H01L2924/15192 , H01L2924/15331 , H01L2924/181 , H01L25/065 , H01L2924/00012 , H01L2924/014 , H01L2224/45099 , H01L2224/45015 , H01L2924/207 , H01L2924/00
Abstract: 적층형반도체패키지는제1 패키지기판및 상기제1 패키지기판상에실장되며일측부를따라배열된제1 칩패드들을갖는제1 반도체칩을포함하는제1 반도체패키지, 및상기제1 반도체패키지상에배치되며, 제2 패키지기판및 상기제2 패키지기판상에실장되고상기제2 패키지기판의제1 측부의연장방향을따라나란히배열되며일측부를따라배열된제2 칩패드들을각각갖는제1 서브반도체칩과제2 서브반도체칩을포함하는제2 반도체패키지를포함하고, 상기제2 패키지기판은상기제2 칩패드들과전기적으로연결되며상기제2 칩패드들과인접하도록상기제1 측부를따라배열된제2 접속패드들을가지고, 상기제1 패키지기판은상기제1 칩패드들과전기적으로연결되며상기제2 접속패드와대응하도록상기제1 패키지기판의제1 측부를따라배열된제1 접속패드들을갖는다.
Abstract translation: 堆叠型半导体封装包括：第一半导体封装和第二半导体封装。 第一半导体封装包括第一封装衬底和具有安装在第一封装衬底上的第一芯片焊盘并沿着一个侧面单元布置的第一半导体芯片。 第二半导体封装布置在第一半导体封装上，并且包括第二封装衬底以及第一子半导体芯片和第二子半导体芯片。 第一副半导体芯片和第二副半导体芯片安装在第二封装基板上，沿着第二封装基板的第一侧单元的延伸方向平行布置，并且分别包括沿着一侧布置的第二芯片焊盘 单元。 第二封装衬底具有电连接到第二芯片焊盘并且沿着第一侧单元布置以便与第二芯片焊盘相邻的第二连接焊盘。 第一封装衬底具有电连接到第一芯片焊盘并且沿着第一侧单元布置以便对应于第二连接焊盘的第一连接焊盘。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.021 seconds)
