公开(公告)号：KR100546289B1

公开(公告)日：2006-01-26

申请号：KR1019990014626

申请日：1999-04-23

Applicant: 삼성전자주식회사

Inventor： 김양형 ,  강효천 ,  김덕용 ,  이상면

IPC: H01L21/66

CPC classification number: G01N23/22 ,  H01J2237/2817

Abstract: 본 발명은 전자빔 검사 장치를 이용한 콘택홀의 인라인 모니터링 방법을 제공한다. 본 발명의 콘택홀의 인라인 모니터링 방법은 표면을 오픈하는 콘택홀을 갖는 층간절연막과 상기 콘택홀에 매몰된 도전성 패드를 갖고, 상기 도전성 패드는 오픈되어 있는 반도체 기판을 반도체 소자의 제조중 인라인에서 준비하는 단계와, 상기 반도체 기판의 후면과 표면간의 전압차를 0.2∼0.8KV 또는 0.8∼1.5KV로 하면서 상기 도전성 패드가 오픈되어 있는 상기 반도체 기판에 전자빔을 인가하는 단계와, 상기 콘택홀에 매몰되고 오픈되어 있는 도전성 패드로부터 방출된 2차 전자의 수를 검출하여 콘택홀의 오픈 및 미오픈을 판단하는 단계를 포함한다. 본 발명에 의하면 도전성 패드가 오픈된 반도체 기판을 전자빔 검사 장치를 이용하여 콘택홀의 오픈 및 미오픈을 모니터링할 수 있다.

公开(公告)号：KR1020040065592A

公开(公告)日：2004-07-23

申请号：KR1020030002599

申请日：2003-01-15

Applicant: 삼성전자주식회사

Inventor： 강효천

IPC: H01L21/66

CPC classification number: G01R31/307

Abstract: PURPOSE: A method and an apparatus for inspecting a wafer are provided to inspect an electrical defect of a semiconductor device formed on the wafer by using electron beams. CONSTITUTION: An apparatus for inspecting a wafer includes a process chamber, a wafer loading stage, a first column, a second column, a third column, a signal processor, and a defect analyzer. The wafer loading stage(12) is moved horizontally within the process chamber(10). The first column(50) is used for scanning the first electron beam to the first region of a wafer. The second column(60) is used for scanning the second electron beam to the second region of the wafer. The third column(80) is used for scanning the third electron beam to the backside of the inspection region. The signal processor(70) is used for detecting voltage contrast signals of the second electrons generated from the wafer. The defect analyzer(74) is used for analyzing defects of the wafer by using output signals of the signal processor.

Abstract translation: 目的：提供一种用于检查晶片的方法和装置，以通过使用电子束来检查在晶片上形成的半导体器件的电气缺陷。 构成：用于检查晶片的装置包括处理室，晶片装载级，第一列，第二列，第三列，信号处理器和缺陷分析器。 晶片装载台（12）在处理室（10）内水平移动。 第一列（50）用于将第一电子束扫描到晶片的第一区域。 第二列（60）用于将第二电子束扫描到晶片的第二区域。 第三列（80）用于将第三电子束扫描到检查区域的背面。 信号处理器（70）用于检测从晶片产生的第二电子的电压对比度信号。 缺陷分析器（74）用于通过使用信号处理器的输出信号来分析晶片的缺陷。

公开(公告)号：KR100351059B1

公开(公告)日：2002-09-05

申请号：KR1020000070009

申请日：2000-11-23

Applicant: 삼성전자주식회사

Inventor： 김양형 ,  강효천 ,  김덕용

IPC: H01L21/66

Abstract: 본 발명은 반도체 소자의 전기적 결함 검사 장치 및 그 방법을 제공한다. 본 발명은 반도체 기판 상에 복수개의 도전성 라인들, 상기 도전성 라인들을 절연시키는 절연막들와 상기 절연막들 사이에 형성된 도전성 패드들을 갖는 반도체 소자를 준비한다. 이어서, 상기 도전성 패드들의 표면을 전자 또는 홀을 축적한 후, 상기 전자 또는 홀로 축적된 도전성 패드들에 1차 전자빔를 조사한다. 계속하여, 상기 1차 전자빔이 조사된 도전성 패드들에서 방출되는 2차 전자에 따라 상기 도전성 패드들간의 전압 콘트라스트를 검출하여 상기 반도체 기판에 존재하는 전기적 결함을 판정한다. 상기 도전성 패드들의 표면을 전자 또는 홀을 축적하는 것은 이온 발생기를 이용하거나, 1차 전자빔의 에너지를 조절하여 수행할 수 있다. 상기 전기적 결함 판단시 2차 전자에 의한 전압 콘트라스트를 명 또는 암 이미지로 하여 수행할 수 있다.

公开(公告)号：KR1020140017267A

公开(公告)日：2014-02-11

申请号：KR1020120084001

申请日：2012-07-31

Applicant: 삼성전자주식회사

Inventor： 손웅규 ,  강효천 ,  김덕용 ,  박재관 ,  안정호 ,  진수복

IPC: H01L21/66 ,  H01L21/027 ,  G03F1/44

CPC classification number: G06T7/0004 ,  G06T7/0006 ,  G06T7/42 ,  G06T2207/10061 ,  G06T2207/20056 ,  G06T2207/30148 ,  H01L22/26 ,  G03F1/44 ,  H01L21/0274

Abstract: Described is a method of analyzing a photolithography process which includes: obtaining a line image having a first line and a second line parallel to each other, measuring the line widths between the first and the second line with a constant distance in the longitudinal direction of the line image, changing the measured line widths into a profile graph, and separating the profile graph into a profile graph of a low frequency range and a profile graph of a high frequency range. [Reference numerals] (S110) Form a pattern on a wafer by performing a photolithographic process; (S120) Obtain a pattern image; (S130) Generate a line image by profiling the pattern image; (S140) Measure a line width of the line image; (S150) Depict the measured line width in a profile graph; (S160) Convert and separate the profile graph into a graph of a low frequency range and a high frequency range of a frequency domain; (S170) Convert the separated graphs of the low frequency range and high frequency range into a low frequency profile graph and a high frequency profile graph; (S180) Analyze the low frequency profile graph and the high frequency profile graph

Abstract translation: 描述了一种分析光刻处理的方法，其包括：获得具有彼此平行的第一线和第二线的线图像，在第一和第二线之间沿着纵向的恒定距离测量线宽 将测量的线宽改变为轮廓图，并将轮廓图分离成低频范围和高频范围的轮廓图的轮廓图。 （参考号）（S110）通过进行光刻工序在晶片上形成图案; （S120）获取图案图像; （S130）通过轮廓图案生成线条图像; （S140）测量线条图像的线宽; （S150）描述轮廓图中测得的线宽; （S160）将轮廓图转换并分离成频域的低频范围和高频范围的曲线图; （S170）将低频范围和高频范围的分离图转换为低频轮廓图和高频轮廓图; （S180）分析低频轮廓图和高频轮廓图

公开(公告)号：KR100499160B1

公开(公告)日：2005-07-01

申请号：KR1020030002599

申请日：2003-01-15

Applicant: 삼성전자주식회사

Inventor： 강효천

IPC: H01L21/66

CPC classification number: G01R31/307

Abstract: 반도체 공정시에 웨이퍼에 발생한 전기적 결함을 검사하는 방법 및 장치가 개시되어 있다. 검사 영역을 포함하는 제1 영역에 제1 전자빔을 주사하여 제1 영역을 1차 충전한다. 상기 검사 영역 상에 초점을 맞추고 제2 전자빔을 주사하여 상기 검사 영역을 검사한다. 이어서, 상기 제1 영역에 제3 전자빔을 주사하여 상기 제1 영역에 충전된 전하를 방전시킨다. 따라서, 검사시에 전기적 결함을 구별하는 전압 콘트라스트를 극대화할 수 있어 정확한 검사를 수행할 수 있다.

公开(公告)号：KR1020020040092A

公开(公告)日：2002-05-30

申请号：KR1020000070009

申请日：2000-11-23

Applicant: 삼성전자주식회사

Inventor： 김양형 ,  강효천 ,  김덕용

IPC: H01L21/66

CPC classification number: H01J37/268 ,  G01R31/307 ,  H01J2237/2817

Abstract: PURPOSE: An electrical defect detecting apparatus of a semiconductor device, and method for detecting electrical defect of a semiconductor device using the same are provided to examine an electrical defect by performing an examination without physical destruction. CONSTITUTION: An electrical defect detecting apparatus comprises a sub-chamber(13) loaded with a substrate by a handler part(11), a main chamber(15), a vacuum control unit(16) connected to the main chamber(15) and the sub-chamber(13), a pattern alignment unit(35) roughly performing an alignment according to an image stored in a memory after recognizing a pattern image on the substrate using an optical unit(32), an electron-beam source unit(19) scanning a primary electron-beam so as to detect an electrical defect on the substrate in the main chamber(15), a signal processing unit(21) amplifying an electrical signal of voltage contrast of second electrons generated on the substrate due to the primary electron beam, and an ion generation unit(17) capable of previously doping holes or electrons on the surface of the substrate in the sub-chamber(13).

Abstract translation: 目的：提供一种半导体装置的电气缺陷检测装置以及使用该半导体装置的半导体装置的电气缺陷的检测方法，通过不进行物理破坏进行检查来检查电气缺陷。 构成：电气缺陷检测装置包括通过处理器部件（11），主室（15），连接到主室（15）的真空控制单元（16）和与主室连接的真空控制单元（16），负载有基板的子室（13） 子室（13），使用光学单元（32）识别基板上的图案图像之后，根据存储在存储器中的图像大致执行对准的图案对准单元（35），电子束源单元 19）扫描主电子束以检测主室（15）中的基板上的电气缺陷;信号处理单元（21），其放大由于基板上产生的第二电子的电压对比度的电信号 一次电子束和能够预先在子室（13）中的衬底表面上预先掺杂空穴或电子的离子产生单元（17）。

公开(公告)号：KR1020060013726A

公开(公告)日：2006-02-14

申请号：KR1020040062307

申请日：2004-08-09

Applicant: 삼성전자주식회사

Inventor： 임정택 ,  강효천 ,  전충삼 ,  이동춘 ,  이병호

IPC: H04N17/00

CPC classification number: G06T5/50 ,  G01N23/225 ,  G06T5/002 ,  G06T5/003 ,  G06T5/20 ,  G06T2207/10061 ,  G06T2207/20032 ,  G06T2207/20192 ,  G06T2207/30148 ,  H01J2237/221 ,  H01J2237/2802

Abstract: An image processing method is disclosed. The method comprises capturing a plurality of images of a sample using a scanning electron microscope (SEM). The method further comprising computing a mean value for each pixel location in the plurality of images and forming an integrated image with the mean values. The method further comprises filtering the integrated image using a median filter.

公开(公告)号：KR100527670B1

公开(公告)日：2005-11-29

申请号：KR1020030074960

申请日：2003-10-27

Applicant: 삼성전자주식회사

Inventor： 강효천

IPC: H01L21/66

CPC classification number: G01B15/08

Abstract: 구멍의 조도 산출 방법에서는, 먼저 실제 구멍의 중심 좌표를 설정한다. 설정된 실제 구멍의 중심 좌표로부터 다수개의 실제 구멍의 내벽 좌표들을 획득한다. 획득된 실제 구멍의 내벽 좌표들로부터 실제 구멍의 면적을 산출한다. 산출된 실제 구멍의 면적으로부터 가상 구멍의 반지름을 산출한다. 획득된 실제 구멍의 내벽 좌표들로부터 가상 구멍의 중심 좌표를 산출한다. 가상 구멍의 원주선에 대한 실제 구멍의 내벽 좌표들의 표준편차를 산출한다. 산출된 표준편차가 실제 구멍이 갖는 조도가 된다. 이러한 방법으로 산출된 조도의 임계값을 검사 장비에 세팅하여, 실제 구멍의 조도값이 임계 조도값 범위에 속하는지 여부에 따라, 구멍의 불량 여부를 판정할 수가 있게 된다.

公开(公告)号：KR1020050039891A

公开(公告)日：2005-05-03

申请号：KR1020030074960

申请日：2003-10-27

Applicant: 삼성전자주식회사

Inventor： 강효천

IPC: H01L21/66

CPC classification number: G01B15/08

Abstract: 구멍의 조도 산출 방법에서는, 먼저 실제 구멍의 중심 좌표를 설정한다. 설정된 실제 구멍의 중심 좌표로부터 다수개의 실제 구멍의 내벽 좌표들을 획득한다. 획득된 실제 구멍의 내벽 좌표들로부터 실제 구멍의 면적을 산출한다. 산출된 실제 구멍의 면적으로부터 가상 구멍의 반지름을 산출한다. 획득된 실제 구멍의 내벽 좌표들로부터 가상 구멍의 중심 좌표를 산출한다. 가상 구멍의 원주선에 대한 실제 구멍의 내벽 좌표들의 표준편차를 산출한다. 산출된 표준편차가 실제 구멍이 갖는 조도가 된다. 이러한 방법으로 산출된 조도의 임계값을 검사 장비에 세팅하여, 실제 구멍의 조도값이 임계 조도값 범위에 속하는지 여부에 따라, 구멍의 불량 여부를 판정할 수가 있게 된다.

公开(公告)号：KR100301040B1

公开(公告)日：2001-09-06

申请号：KR1019980017992

申请日：1998-05-19

Applicant: 삼성전자주식회사

Inventor： 김양형 ,  황춘하 ,  강효천 ,  김덕용

IPC: H01L21/66

Abstract: PURPOSE: An inline monitoring method of a shallow pit formed on a semiconductor substrate is provided to enhance reliability of a semiconductor device by performing correctly an inline monitoring method. CONSTITUTION: A semiconductor substrate having opened pads is located on a sample location of a shallow pit monitoring device(100). A plurality of pads is opened on the semiconductor substrate. The loaded semiconductor substrate is scanned to an X-axis or a Y-axis and electron beams are emitted from an electron beam of a pit monitoring device to the plurality of pad(105). The loaded semiconductor substrate is irradiated by using the shallow pit monitoring device and the second electron detector detects the secondary electrons(110). A generating state of the shallow pit of the semiconductor substrate is checked by comparing the number of electrons of the neighboring pads to each other(115).