公开(公告)号：KR1020050037253A

公开(公告)日：2005-04-21

申请号：KR1020030072707

申请日：2003-10-17

Applicant: 삼성전자주식회사

Inventor： 김경석 ,  박홍배 ,  고창현 ,  김봉현 ,  김영석 ,  안병호

IPC: H01L21/205

Abstract: 원자층 증착 기술을 사용하여 복합금속산화막을 형성하는 방법이 개시된다. 이 방법은 기판을 반응기 내에 로딩하는 것을 구비한다. 상기 기판이 로딩된 반응기 내로 제1 금속원자를 함유하는 제1 원료기체를 제1 기간 동안 주입하여 상기 기판 상에 상기 제1 금속원자를 함유하는 화학흡착층을 형성하고, 상기 반응기 내에 남아있는 상기 제1 원료기체를 제2 기간 동안 배출한다. 그 후, 상기 반응기 내로 제2 금속원자 및 산소원자를 함유하는 제2 원료기체를 제3 기간 동안 주입하여 상기 화학흡착층과 상기 제2 원료기체를 반응시켜 제1 금속원자 및 제2 금속원자를 함유하는 원자층 금속산화막을 형성하고, 상기 반응기 내에 남아있는 상기 제2 원료기체 및 상기 제2 원료기체와 상기 화학흡착층의 화학반응에 의해 생성된 기체를 제4 기간 동안 배출한다. 상기 제1 원료기체의 주입 및 배출, 제2 원료기체의 주입 및 배출을 순차적으로 적어도 2회 반복적으로 실시하여 원자층 금속산화막을 적층시킨다.

公开(公告)号：KR1020030094428A

公开(公告)日：2003-12-12

申请号：KR1020020031225

申请日：2002-06-04

Applicant: 삼성전자주식회사

Inventor： 고창현

IPC: H01L27/108

Abstract: PURPOSE: A method of forming capacitor of a semiconductor device is provided to increase electric permittivity of the capacitor. CONSTITUTION: A lower electrode(150a) of capacitor is formed on a semiconductor substrate. The lower electrode(150a) includes a conductive carbon. A dielectric layer(160) containing an oxide material is formed on the lower electrode(150a) by the reaction with the surface of the lower electrode in gas phase. The formed dielectric layer(160) is Al2O3. After annealing the dielectric layer(160), an upper electrode(170) is formed on the dielectric layer.

Abstract translation: 目的：提供一种形成半导体器件的电容器的方法，以增加电容器的电容率。 构成：在半导体衬底上形成电容器的下电极（150a）。 下电极（150a）包括导电性碳。 通过与气相的下电极的表面的反应，在下电极（150a）上形成含有氧化物材料的电介质层（160）。 所形成的电介质层（160）是Al 2 O 3。 在电介质层（160）退火之后，在电介质层上形成上电极（170）。

公开(公告)号：KR1020030085450A

公开(公告)日：2003-11-05

申请号：KR1020020032970

申请日：2002-06-12

Applicant: 삼성전자주식회사

Inventor： 고창현 ,  이진희 ,  이재동

IPC: H01L21/20

CPC classification number: C23C16/52

Abstract: PURPOSE: A real time control system and method of a depositing process based on product detection are provided to be capable of reducing the number of wafers inadaptable to a process aiming value. CONSTITUTION: A real time depositing process control system is provided with a stage(12) for loading a wafer(14), a reaction chamber(10) for carrying out a depositing process at the wafer, a reaction gas supply part(20) connected to the reaction chamber for supplying at least one reaction gas into the reaction chamber, and a detecting part(40) capable of monitoring and detecting at least one generation gas generated while carrying out the depositing process in the reaction chamber. The real time depositing process control system further includes a control part(50) for controlling the supply of the reaction gases by carrying out a feedback process.

Abstract translation: 目的：提供基于产品检测的实时控制系统和沉积过程的方法，以能够减少适应于过程瞄准值的晶片数量。 构成：实时存放过程控制系统具有用于装载晶片的阶段（12），用于在晶片上执行沉积过程的反应室（10），连接有反应气体供应部分（20） 至所述反应室供应至少一个反应气体到所述反应室;以及检测部分（40），其能够监测和检测在所述反应室中进行沉积过程时产生的至少一种产生的气体。 实时沉积过程控制系统还包括用于通过执行反馈过程来控制反应气体的供应的控制部分（50）。

公开(公告)号：KR1020030079424A

公开(公告)日：2003-10-10

申请号：KR1020020018447

申请日：2002-04-04

Applicant: 삼성전자주식회사

Inventor： 고창현 ,  유영섭 ,  이재동 ,  황기현

IPC: H01L27/108

CPC classification number: H01L28/40 ,  H01L21/316 ,  H01L21/31616 ,  H01L27/10817 ,  H01L27/10855 ,  H01L28/56 ,  H01L28/91

Abstract: PURPOSE: A method for manufacturing a capacitor of a semiconductor device is provided to be capable of minimizing leakage current. CONSTITUTION: After forming a lower electrode(180) at the upper portion of a semiconductor substrate, an aluminum oxide layer(200) is formed on the lower electrode. Then, a capacitor dielectric layer(250) is completed by forming a titanium oxide layer(210) on the aluminum oxide layer. An upper electrode is formed across the lower electrode at the upper portion of the titanium oxide layer. At this time, the titanium oxide layer has a thickness of 2-50 angstrom and the upper electrode is formed at the temperature of 150-630 °C. Preferably, the more the thickness of the titanium oxide layer increases, the more reduces the temperature of the upper electrode forming process. Preferably, the aluminum oxide layer has a thickness of at least 35 angstrom.

Abstract translation: 目的：提供一种制造半导体器件的电容器的方法，以使漏电流最小化。 构成：在半导体衬底的上部形成下电极（180）之后，在下电极上形成氧化铝层（200）。 然后，通过在氧化铝层上形成氧化钛层（210），完成电容器电介质层（250）。 在氧化钛层的上部的下部电极上形成有上部电极。 此时，氧化钛层的厚度为2-50埃，上电极在150-630℃的温度下形成。 优选地，氧化钛层的厚度越多，上电极形成过程的温度越低。 优选地，氧化铝层具有至少35埃的厚度。

公开(公告)号：KR1020030025747A

公开(公告)日：2003-03-29

申请号：KR1020010059153

申请日：2001-09-24

Applicant: 삼성전자주식회사

Inventor： 이재동 ,  유영섭 ,  최성제 ,  고창현

IPC: H01L21/8242

Abstract: PURPOSE: A capacitor of a semiconductor device and a fabricating method thereof are provided to prevent leakage current by immigrating electrons emitted from an upper electrode or a bottom electrode to a dielectric layer. CONSTITUTION: A bottom electrode(30) is formed with a doped polysilicon material. A bottom barrier layer(32) is formed on the bottom electrode(30). The bottom barrier layer(32) is formed by depositing a silicon nitride layer or doping ions of elements of the fifth group. A dielectric layer(34) is formed on the bottom barrier layer(32). The dielectric layer(34) is formed with aluminium oxide. An upper barrier layer(36) is formed on the dielectric layer(34). The upper barrier layer(36) is formed by depositing a silicon nitride layer or doping ions of elements of the fifth group. An upper electrode(38) is formed on the upper barrier layer(36). The upper electrode(38) is formed with the doped polysilicon material.

Abstract translation: 目的：提供半导体器件的电容器及其制造方法，以通过将从上电极或底电极发射的电子移入电介质层来防止泄漏电流。 构成：底部电极（30）由掺杂的多晶硅材料形成。 底部阻挡层（32）形成在底部电极（30）上。 底部势垒层（32）通过沉积氮化硅层或掺杂第五族元素的离子而形成。 在底部阻挡层（32）上形成介电层（34）。 电介质层（34）由氧化铝形成。 在电介质层（34）上形成上阻挡层（36）。 上阻挡层（36）通过沉积氮化硅层或掺杂第五族元素的离子形成。 在上阻挡层（36）上形成有上电极（38）。 上电极（38）由掺杂的多晶硅材料形成。

公开(公告)号：KR100475078B1

公开(公告)日：2005-03-10

申请号：KR1020020032970

申请日：2002-06-12

Applicant: 삼성전자주식회사

Inventor： 고창현 ,  이진희 ,  이재동

IPC: H01L21/20

CPC classification number: C23C16/52

Abstract: 생성 산물 검출에 기초한 실시간 증착 공정 제어 시스템 및 방법이 개시된다. 상기 시스템 및 방법은 증착공정이 수행되는 동안에 실시간으로 적어도 하나의 반응 산물을 검출하며, 검출된 반응 산물의 량은 기준량과 비교되며, 비교결과는 실시간으로 피드백되어 하나 또는 그 이상의 반응물의 공급을 제어한다.
본 시스템 및 방법은 증착 공정에 대한 실시간 제어를 하며, 공정 목표값에 부합되지 않게 생성된 웨이퍼의 수를 감소시킨다.

公开(公告)号：KR100474565B1

公开(公告)日：2005-03-10

申请号：KR1020020052021

申请日：2002-08-30

Applicant: 삼성전자주식회사

Inventor： 이재동 ,  황기현 ,  고창현

IPC: H01L21/205

CPC classification number: C23C16/4482 ,  Y10S261/65

Abstract: 반도체 기판 상에 막을 형성하기 위한 소스 가스 공급 방법 및 장치가 개시되어 있다. 용기에 수용된 액체 소스는 가열된 캐리어 가스의 버블링에 의해 기화된다. 가열된 캐리어 가스와 액체 소스로부터 기화된 기체 소스가 혼합된 소스 가스의 온도는 가열된 캐리어 가스에 의해 상승된다. 소스 가스의 온도 상승은 기체 소스의 증기압을 상승시키고, 이에 따라 액체 소스의 기화 효율이 향상된다. 또한, 소스 가스의 온도 상승은 소스 가스의 공급 도중에 소스 가스로부터 불순물의 석출을 감소시킨다. 따라서, 반도체 기판 상에 형성되는 막의 증착율이 상승되며, 상기 막의 불순물이 감소된다.

公开(公告)号：KR100473113B1

公开(公告)日：2005-03-08

申请号：KR1020020018447

申请日：2002-04-04

Applicant: 삼성전자주식회사

Inventor： 고창현 ,  유영섭 ,  이재동 ,  황기현

IPC: H01L27/108

CPC classification number: H01L28/40 ,  H01L21/316 ,  H01L21/31616 ,  H01L27/10817 ,  H01L27/10855 ,  H01L28/56 ,  H01L28/91

Abstract: 반도체 장치의 커패시터 제조 방법을 제공한다. 이 방법은 반도체기판 상에 하부 전극을 형성하고, 하부 전극 상에 알루미늄 산화막 및 티타늄 산화막을 차례로 형성한 후, 하부 전극의 상부에 배치되어 티타늄 산화막을 덮는 상부 전극을 형성하는 단계를 포함한다. 이때, 티타늄 산화막은 2 내지 50Å의 두께로 형성하고, 상부 전극 형성 공정은 150 내지 630℃의 온도에서 실시하는 것을 특징으로 한다. 또한, 티타늄 산화막의 두께가 증가할수록, 상부 전극 형성 공정의 온도는 감소하는 것이 바람직하다. 그 결과, 최소화된 누설전류 특성을 갖는 반도체 장치의 커패시터를 제조할 수 있다.

公开(公告)号：KR1020040085925A

公开(公告)日：2004-10-08

申请号：KR1020030020786

申请日：2003-04-02

Applicant: 삼성전자주식회사

Inventor： 고창현 ,  황기현 ,  김효정

IPC: H01L21/20

CPC classification number: H01L21/02299 ,  C23C16/403 ,  C23C16/405 ,  C23C16/45525 ,  C23C16/45536 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/3141 ,  H01L21/3142

Abstract: PURPOSE: A method for forming a thin film of a semiconductor device is provided to activate only particular reaction materials and controls easily reaction conditions by introducing reaction materials onto the semiconductor substrate within a chamber. CONSTITUTION: A semiconductor substrate(110) is loaded into a chamber. A plurality of reaction materials are introduced onto the semiconductor substrate. Molecules of the reaction materials are activated by providing necessary energy. A thin film is formed on an upper surface of the semiconductor substrate by activating the molecules of the reaction materials.

Abstract translation: 目的：提供一种用于形成半导体器件的薄膜的方法，以仅激活特定的反应材料并且通过将反应材料引入室内的半导体衬底上来容易地控制反应条件。 构成：将半导体衬底（110）装载到腔室中。 多个反应材料被引入到半导体衬底上。 通过提供必要的能量激活反应材料的分子。 通过激活反应材料的分子，在半导体衬底的上表面上形成薄膜。

公开(公告)号：KR1020040064974A

公开(公告)日：2004-07-21

申请号：KR1020030002007

申请日：2003-01-13

Applicant: 삼성전자주식회사

Inventor： 고창현 ,  황기현 ,  이재동

IPC: H01L21/20

Abstract: PURPOSE: A method for laminating an atomic layer and a method for laminating a thin film using the same are provided to laminate the atomic layer and the thin film by using a reaction material having a metallic precursor and a reaction material having an oxidant. CONSTITUTION: A first reaction material having a metallic precursor is partially absorbed into a substrate(15). The first reaction material is removed from the substrate. A second reaction material having two or more oxidants is partially absorbed into the substrate. The second reaction material is removed from the substrate. A solid material(25) having a metallic oxide is formed on the substrate by removing the second reaction material from the substrate.

Abstract translation: 目的：提供一种层叠原子层的方法和使用该层叠薄膜的方法，通过使用具有金属前体和具有氧化剂的反应材料的反应材料层叠原子层和薄膜。 构成：具有金属前体的第一反应材料被部分地吸收到基底（15）中。 将第一反应材料从基材上除去。 具有两种或更多种氧化剂的第二反应材料被部分地吸收到基底中。 将第二反应材料从基材上除去。 通过从基板上除去第二反应材料，在基板上形成具有金属氧化物的固体材料（25）。