公开(公告)号：KR1020080026850A

公开(公告)日：2008-03-26

申请号：KR1020060091929

申请日：2006-09-21

Applicant: 삼성전자주식회사

Inventor： 기동현 ,  이원희 ,  권지현

IPC: G02F1/1345

CPC classification number: G02F1/13458 ,  G02F1/13452 ,  G02F2202/22 ,  G09G3/006

Abstract: An array substrate is provided to prevent static electricity in the process of forming an array substrate from being delivered to a gate driver through an inspection pad. An array substrate(100) comprises a base substrate, a pixel array(180), a driving part, an inspection pad(VIP), and a connection line(CL). The base substrate consists of a display area(DA) and peripheral areas(PA1,PA2) adjacent to the display area. The pixel array is formed in the display area. The driving part, installed at one of the peripheral areas, outputs a driving signal to the pixel array in response to a test start signal. The inspection pad, electrically connected with the driving part, receives the test start signal from the external. The connection line electrically connects the driving part with the inspection pad, and supplies the test start signal from the inspection pad to the driving part.

Abstract translation: 提供阵列基板以防止在形成阵列基板的过程中的静电通过检查板传送到栅极驱动器。 阵列基板（100）包括基底基板，像素阵列（180），驱动部分，检查焊盘（VIP）和连接线（CL）。 基底由与显示区相邻的显示区（DA）和外围区（PA1，PA2）组成。 像素阵列形成在显示区域中。 安装在其中一个周边区域的驱动部件响应于测试开始信号向像素阵列输出驱动信号。 与驱动部电连接的检查焊盘从外部接收测试开始信号。 连接线将驱动部与检查焊盘电连接，并将测试开始信号从检查焊盘提供给驱动部。

公开(公告)号：KR1020080000205A

公开(公告)日：2008-01-02

申请号：KR1020060057802

申请日：2006-06-27

Applicant: 삼성전자주식회사

Inventor： 안순일 ,  김동규 ,  이원희 ,  권호균 ,  나병선 ,  기동현 ,  권지현

IPC: G09G3/36 ,  G09G3/20 ,  G02F1/133

CPC classification number: G09G3/3677 ,  G02F1/136213 ,  G09G2300/0413 ,  G09G2300/0876 ,  G09G2310/0286 ,  G11C19/28 ,  H03K19/01735 ,  H03K19/01742

Abstract: A gate driving circuit and a display device having the same are provided to reduce ripples in a control electrode of a pull-up unit by enlarging the capacitance of a charge capacitor ten times more than the parasite capacitance of a pull-up transistor. A gate driving circuit includes shift registers cascaded plural stages. An m-stage(SRCm) includes pull-up and pull-down parts(210,220), and a charger(212). The pull-up part includes a first transistor, which receives a first clock signal through a drain electrode thereof and outputs the first clock signal as a gate signal in response to the signal of a first node controlled by a first input signal inputted to a gate electrode. The pull-down part includes a second transistor for discharging the gate signal in response to a second input signal, which is inputted to gate electrode. The charger includes a charge capacitor between gate and source electrodes of the first transistor. The capacitance of the charge capacitor is ten times more than the parasite capacitance between drain and gate electrodes of a pull-up transistor.

Abstract translation: 提供了栅极驱动电路和具有该栅极驱动电路的显示装置，以通过将电荷电容器的电容放大到上拉晶体管的寄生电容的十倍来减少上拉单元的控制电极中的波纹。 栅极驱动电路包括级联多级的移位寄存器。 m级（SRCm）包括上拉和下拉部件（210,220）和充电器（212）。 上拉部分包括第一晶体管，其通过其漏极接收第一时钟信号，并且响应于由输入到门的第一输入信号控制的第一节点的信号而将第一时钟信号作为门信号输出 电极。 下拉部分包括用于响应于输入到栅电极的第二输入信号而放电门信号的第二晶体管。 充电器包括在第一晶体管的栅极和源极之间的电荷电容器。 电荷电容器的电容是上拉晶体管的漏极和栅电极之间的寄生电容的十倍。

公开(公告)号：KR1020070021742A

公开(公告)日：2007-02-23

申请号：KR1020050076338

申请日：2005-08-19

Applicant: 삼성전자주식회사

Inventor： 권호균 ,  안순일 ,  기동현

IPC: G02F1/1345

CPC classification number: G02F1/133514 ,  G02F1/133512 ,  G02F1/1343 ,  G02F2001/133519

Abstract: 본 발명은 합착제와의 접합 불량을 방지할 수 있는 컬러필터 기판에 관한 것이다.
본 발명에 따른 칼라필터 기판은 박막트랜지스터기판과 합착제에 의해 합착되며, 상기 합착제와 중첩되는 다수개의 에지부를 가지며 상기 에지부가 요철형태로 기판 상에 형성된 공통전극을 구비하는 것을 특징으로 한다.

公开(公告)号：KR1020060067486A

公开(公告)日：2006-06-20

申请号：KR1020040106274

申请日：2004-12-15

Applicant: 삼성전자주식회사

Inventor： 박형준 ,  기동현 ,  안병재 ,  강신택

IPC: G02F1/136

CPC classification number: G02F1/13458 ,  G02F1/136227 ,  G02F1/136286

Abstract: 본발명은 박막트랜지스터 기판의 제조방법과 이에 의한 박막트랜지스터 기판에 관한 것이다. 본발명에 따른 박막트랜지스터 기판의 제조방법은, 기판소재 상에 복수의 신호선과, 상기 신호선에 연결되어 있으며 외부로부터 구동신호를 전달받는 패드를 마련하는 단계와, 상기 패드 상에 절연막을 형성하는 단계와, 상기 절연막 상에 유기 코팅층을 형성하는 단계와, 상기 패드에 인접한 유기 코팅층을 슬릿 패터닝하여 상기 패드의 측면을 따라 연장되어 있는 측면 패턴을 포함하는 유기막 패턴을 형성하는 단계와, 상기 유기막 패턴을 큐어링하여 상기 패드의 중앙영역에 유기막 홀을 가지는 유기막을 형성하는 단계와, 상기 유기막을 마스크로 하여 상기 절연막을 식각하여 상기 패드를 드러내는 접촉구를 형성하는 단계와, 투명전도막을 증착하고 패터닝하여 상기 접촉구를 통해 드러난 상기 패드를 덮는 접촉 부재를 형성하는 단계를 포함하는 것을 특징으로 한다. 이에 의하여 패드 주변에서 발생하는 유기막의 리프팅(lifting)을 감소시킬 수 있다.

公开(公告)号：KR101093226B1

公开(公告)日：2011-12-13

申请号：KR1020050002598

申请日：2005-01-11

Applicant: 삼성전자주식회사

Inventor： 김정일 ,  기동현 ,  곽윤희

IPC: G02F1/136

Abstract: 본발명은 박막트랜지스터 기판의 제조방법에 관한 것으로, 기판소재 상에 쇼팅바를 형성하는 단계와, 상기 쇼팅바 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 상기 쇼팅바와 교차하는 데이터선을 형성하는 단계와, 상기 데이터선 상에 데이터 절연막과 유기 코팅층을 형성하는 단계와, 상기 유기 코팅층을 패터닝 및 큐어링하여 소정 영역에 브릿지 유기막홀을 가지며 상기 유기 코팅층과 실질적으로 같은 두께를 가지는 유기막을 형성하는 단계와, 상기 유기막을 마스크로 하여 상기 게이트 절연막과 상기 데이터 절연막을 식각하여 상기 쇼팅바와 상기 데이터선을 노출시키는 접촉구를 형성하는 단계와, 투명전도막을 증착하고 패터닝하여 상기 쇼팅바와 상기 데이터선을 전기적을 연결하는 것을 특징으로 한다. 이에 의하여 비표시영역에서 신호선이 손상되는 문제를 감소시킬 수 있다.

公开(公告)号：KR1020060081918A

公开(公告)日：2006-07-14

申请号：KR1020050002598

申请日：2005-01-11

Applicant: 삼성전자주식회사

Inventor： 김정일 ,  기동현 ,  곽윤희

IPC: G02F1/136

CPC classification number: G02F1/136286 ,  G02F1/136259 ,  G02F2001/136263 ,  G02F2001/136272 ,  G02F2001/136295 ,  H01L27/1244

Abstract: 본발명은 박막트랜지스터 기판의 제조방법에 관한 것으로, 기판소재 상에 쇼팅바를 형성하는 단계와, 상기 쇼팅바 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 상기 쇼팅바와 교차하는 데이터선을 형성하는 단계와, 상기 데이터선 상에 데이터 절연막과 유기 코팅층을 형성하는 단계와, 상기 유기 코팅층을 패터닝 및 큐어링하여 소정 영역에 브릿지 유기막홀을 가지며 상기 유기 코팅층과 실질적으로 같은 두께를 가지는 유기막을 형성하는 단계와, 상기 유기막을 마스크로 하여 상기 게이트 절연막과 상기 데이터 절연막을 식각하여 상기 쇼팅바와 상기 데이터선을 노출시키는 접촉구를 형성하는 단계와, 투명전도막을 증착하고 패터닝하여 상기 쇼팅바와 상기 데이터선을 전기적을 연결하는 것을 특징으로 한다. 이에 의하여 비표시영역에서 신호선이 손상되는 문제를 감소시킬 수 있다.

公开(公告)号：KR1020060015207A

公开(公告)日：2006-02-16

申请号：KR1020040064059

申请日：2004-08-13

Applicant: 삼성전자주식회사

Inventor： 기동현

IPC: G02F1/136

CPC classification number: G02F1/136213 ,  G02F1/133345 ,  G02F1/133555 ,  G02F1/136259 ,  G02F1/136286

Abstract: 액정 표시 패널은 제1 기판, 제2 기판 및 액정층을 포함한다. 상기 제1 기판은 상부 플레이트 및 공통 전극을 포함한다. 상기 제2 기판은 하부 플레이트와, 상기 하부 플레이트 상에 배치되고 스위칭 소자의 게이트 전극과 전기적으로 연결되는 게이트 라인과, 상기 하부 플레이트 상에 배치된 스토리지 캐패시터 라인과, 상기 게이트 라인 및 상기 캐패시터 라인 상에 배치되는 절연막과, 상기 절연막 상에 배치되어 상기 게이트 라인의 일부 및 상기 스토리지 캐패시터 라인의 일부와 중첩되는 리페어 패턴을 포함한다. 상기 액정층은 상기 공통 전극과 상기 제2 기판의 화소 전극의 사이에 배치된다. 따라서, 다수의 박막 트랜지스터들의 오동작을 방지하여 표시 패널의 화질이 향상된다.

公开(公告)号：KR1020010083340A

公开(公告)日：2001-09-01

申请号：KR1020000006273

申请日：2000-02-10

Applicant: 삼성전자주식회사

Inventor： 김현환 ,  기동현

IPC: G02F1/136

Abstract: PURPOSE: A TFT(Thin Film Transistor) substrate for an LCD and a method for manufacturing the same are provided to reduce the number of mask when manufacturing a TFT substrate for an LCD device. CONSTITUTION: One or a multitude of panel region for an LCD device is formed on one insulating substrate. Namely, six panel regions(110,120,130,140,150,160) for an LCD device are formed on one glass substrate(1). The panel regions are formed with display portions(111,121,131,141,151,161) and peripheral portions(112,122,132,142,152,162) including a multitude of pixel if the panel regions are TFT panels. Lines, pixels, and common electrodes including TFTs, gate lines, and data lines are arrays on the display portions(111,121,131,141,151,161). Pads connected with drive devices and pads for receiving common signals from the outside are arrays on the peripheral portions(112,122,132,142,152,162).

Abstract translation: 目的：提供一种用于LCD的TFT（薄膜晶体管）基板及其制造方法，以在制造用于LCD装置的TFT基板时减少掩模的数量。 构成：一个或多个用于LCD装置的面板区域形成在一个绝缘基板上。 也就是说，在一个玻璃基板（1）上形成用于LCD装置的六个面板区域（110,120,130,140,​​150,160）。 如果面板区域是TFT面板，则面板区域形成有显示部分（111,121,131,141,151,161）和包括多个像素的周边部分（112,122,132,142,162）。 包括TFT，栅极线和数据线的线，像素和公共电极是显示部分上的阵列（111,121,131,141,151,161）。 与驱动装置连接的垫和用于从外部接收公共信号的焊盘在周边部分（112,122,132,142,152,162）上是阵列。

公开(公告)号：KR101158903B1

公开(公告)日：2012-06-25

申请号：KR1020050071591

申请日：2005-08-05

Applicant: 삼성전자주식회사

Inventor： 강신택 ,  기동현 ,  김성만 ,  이상훈

IPC: G02F1/136

CPC classification number: G02F1/136227 ,  G02F1/13458 ,  G02F2001/136236 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/1288 ,  H01L29/41733

Abstract: A display substrate includes a substrate, a first insulating layer, an undercut compensating member, a first electrode, a second insulating layer and a first conductive pattern. The first insulating layer is formed on the substrate. The undercut compensating member is formed on the first insulating layer. The undercut compensating member has an etching rate smaller than that of the first insulating layer. The first electrode is formed on a portion of the undercut compensating member. The second insulating layer is formed on the first insulating layer. The second insulating layer has a contact hole through which a portion of the first electrode and a remaining portion of the undercut compensating member. The first conductive pattern electrically connected to the first electrode through the contact hole.

公开(公告)号：KR100973809B1

公开(公告)日：2010-08-03

申请号：KR1020030052250

申请日：2003-07-29

Applicant: 삼성전자주식회사

Inventor： 김성만 ,  송영구 ,  공향식 ,  기동현

IPC: G02F1/136

Abstract: 우선, 절연 기판의 상부에 게이트 전극을 포함하는 게이트선을 형성한다. 이어, 게이트 절연막, 반도체층 및 저항성 접촉층을 차례로 형성한 다음, 몰리브덴 계열의 도전막을 적층하고 패터닝하여 소스 전극을 가지는 데이터선 및 드레인 전극을 을 형성한다. 이어, 보호막을 적층하고 패터닝하여 게이트선 또는 데이터선의 접촉부를 드러내는 접촉 구멍을 형성한 다음, 보호막의 상부에 IZO를 적층한 다음 패터닝하여 드레인 전극과 연결되는 화소 전극과 접촉부와 연결되는 접촉 부재를 형성한다. 이때, 보호막은 접촉부 상부의 제1 부분, 제1 부분보다 두꺼운 제2 부분, 제1 부분과 제2 부분을 사이에 위치하며 제1 부분에서 제2 부부에 이르기까지 점진적으로 두께가 증가하여 45° 이하의 경사면을 가지는 테이퍼 구조로 이루어진 제3 부분을 포함한다.
접촉부, 보호막, 테이퍼구조, 신호선

Abstract translation: 首先，在绝缘基板上形成包括栅电极的栅极线。 接着，在栅极绝缘膜，形成并然后在半导体层和欧姆接触层，然后层叠导电膜和钼系图案化以形成数据线和漏电极的源极电极。 然后，形成接触构件被层压在保护膜和图案化来连接栅极线或数据线，以形成一个接触孔暴露接触，然后，在像素电极与所述接触部分是所述上部积累IZO下一个图案化的并连接到所述保护膜的漏电极 的。 此时，该保护膜被布置在接触顶端，比第一部分厚的第二部分，所述第一部分和第二部分的第一部分之间的厚度逐渐增加至所述第二耦合在所述第一部分-45° 并且第三部分由具有小于第一倾斜表面的倾斜表面的锥形结构制成。