-
1.发明专利
公开(公告)号：KR20210026993A
公开(公告)日：2021-03-10
申请号：KR1020190138116A
申请日：2019-10-31
Applicant: 삼성전자주식회사
CPC classification number: H04M1/72415 , G06N3/0454 , G06N3/08 , H04M2201/34 , H04M2201/36 , H04M2250/06
Abstract: 전자 장치가 개시된다. 본 전자 장치는, 메모리, 통신부, 프로세서를 포함하고, 메모리는, 전자 장치에서 개인화된 제1 신경망 모델을 포함하고, 프로세서는, 통신부를 통해 외부 전자 장치로부터 외부 전자 장치에 저장된 제2 신경망 모델에 대한 정보를 수신하고, 제2 신경망 모델에 대한 정보 및 제1 신경망 모델에 대한 정보를 바탕으로, 개인화된 제1 신경망 모델 또는 개인화된 제1 신경망 모델과 관련된 정보를 외부 전자 장치로 전송하도록 통신부를 제어한다.
-
公开(公告)号：WO2019245186A1
公开(公告)日：2019-12-26
申请号：PCT/KR2019/006500
申请日：2019-05-30
Applicant: 삼성전자주식회사
IPC: G06N20/00
Abstract: 인공 지능 모델을 생성하기 위한 전자 장치 및 그의 제어 방법이 개시된다.본 개시에 따른 전자 장치의 제어 방법은, 복수의 인공 지능 모델을 이용하기 위한 사용자 명령이 입력되면, 복수의 인공 지능 모델을 생성하는 단계, 생성된 인공 지능 모델에 입력 데이터를 입력하여 입력 데이터에 대한 출력 데이터를 획득하는 단계를 포함하며, 생성하는 단계는, 복수의 인공 지능 모델 각각에 포함된 복수의 레이어 중 대응되는 위치의 레이어들에 대한 레이어 파라미터를 획득하기 위한 기준값을 바탕으로, 복수의 인공 지능 모델 각각에 포함된 레이어 중 대응되는 위치의 레이어들을 생성한다.
-
Patent Agency Ranking
公开(公告)号：WO2022092445A1
公开(公告)日：2022-05-05
申请号：PCT/KR2021/000210
申请日：2021-01-07
Abstract: 전자 장치가 개시된다. 본 개시에 따른 전자 장치는 제1 언어의 입력 문장을 획득하기 위한 입력부; 메모리; 및 프로세서;를 포함하고, 프로세서는, 입력 문장을 인코더 모델에 입력하여 입력 문장에 대응되는 특징 벡터를 획득하고, 특징 벡터 및 특정 정수를 중간 네트워크에 입력하여 제1 잠재 벡터를 획득하고, 제1 잠재 벡터를 디코더 모델에 입력하여 제1 언어와 상이한 제2 언어의 제1 출력 문장에 대한 정보를 획득하고, 특징 벡터 및 제1 출력 문장에 대한 정보를 중간 네트워크에 입력하여 제2 잠재 벡터를 획득하고, 제2 잠재 벡터를 디코더 모델에 입력하여 제2 언어의 제2 출력 문장에 대한 정보를 획득한다.
-
公开(公告)号：KR1019990015464A
公开(公告)日：1999-03-05
申请号：KR1019970037590
申请日：1997-08-06
Applicant: 삼성전자주식회사
IPC: H01L21/302
Abstract: 평탄화하고자 하는 막질의 위에 캡핑층을 덮고 CMP(Chemical Mechanical Polishing) 방법에 의하여 평탄화하는 방법에 대하여 개시한다. 본 발명에서는 단차가 형성된 반도체 기판상에 절연막을 형성한다. 상기 절연막 위에 CMP(Chemical Mechanical Polishing)에 의한 식각율이 상기 절연막보다 더 작은 캡핑층을 형성한다. 상기 결과물을 CMP 공정에 의하여 평탄화한다.
-
公开(公告)号：KR1019970053500A
公开(公告)日：1997-07-31
申请号：KR1019950069742
申请日：1995-12-30
Applicant: 삼성전자주식회사
IPC: H01L21/76
Abstract: 반도체 소자의 소자분리막 및 그 형성방법에 대해 기재되어 있다. 소자분리막 형성방법은, 반도체기판 상에 패드산화막 및 제1물질층을 적층하는 단계, 제1물질층 상에 제2물질층을 형성하는 단계, 제1소자분리 영역 및 제2소자분리 영역보다 넓은 제2소자분리 영역의 패드산화막이 노출되도록 제1 및 제2물질층들을 패터닝함으로써 제1 및 제2물질층으로 된 패턴을 형성하는 단계, 패턴이 형성되어 있는 반도체기판 전면에 스페이서층을 형성하는 단계, 스페이서층을 이방성식각함으로써 제1소자분리 영역에서는 패드산화막을 완전히 덮는 플럭층을 형성하고, 제2소자분리 영역에서는 패턴의 측벽을 덮는 스페이서를 형성하는 단계, 스페이서를 통하여 노출되는 반도체기판을 산화시킴으로써 제2소자분리 영역에 산화 레이저를 형성하는 단계, 플럭층, 스페이서 및 제2물질층을 제거하는 단계, 남은 제1물질층 및 산화 레 이저를 식각마스크로 하여 노출된 반도체기판을 식각함으로써 트렌치를 형성하는 단계, 트렌치가 형성되어 있는 반도체기판 전면에 절연물질층을 형성하는 단계 및 절연물질층을 에치백함으로써 상기 제1소자분리 영역에는 제1소자분리막을 형성하고, 제2소자분리 영역에는 제2소자분리막을 형성하는 단계를 포함하는 것을 특징으로 한다. 따라서, 디슁 현상이 발생하지 않는다.
-
公开(公告)号：KR100190010B1
公开(公告)日：1999-06-01
申请号：KR1019950069742
申请日：1995-12-30
Applicant: 삼성전자주식회사
IPC: H01L21/76
CPC classification number: H01L21/76235 , H01L21/76202
Abstract: 반도체 소자의 소자분리막 및 그 형성방법에 대해 기재되어 있다. 소자분리마 형성방법은, 반도체기판 상에 패드산화막 및 제1 물질층을 적층하는 단계, 제1 물질층 상에 제2 물질층을 형성하는 단계, 제1 소자분리 영역 및 제1 소자분리 영역 보다 넓은 제2 소자분리 영역의 패드산화막이 노출되도록 제1 및 제2 물질층들을 패터닝함으로써 제1 및 제2 물질층으로 된 패턴을 형성하는 단계, 패턴이 형성되어 있는 반도체기판 전면에 스페이서층을 형성하는 단계, 스페이서층을 이방성식각함으로써 제1 소자분리 영역에서는 패드산화막을 완전히 덮는 플럭층을 형성하고, 제2 소자분리 영역에서는 패턴의 측벽을 덮는 스페이서를 형성하는 단계, 스페이서를 통하여 노출되는 반도체기판을 산화시킴으로써 제2 소자분리 영역에 산화 레이저를 형성하는 단계, 플럭층, 스페이서 및 제2 물질층을 제거하는 단계, 남은 제1 물질층 및 산화 레이저를 식각마스크로 하여 노출된 반도체기판을 식각함으로써 트렌치를 형성하는 단계, 트렌치가 형성되어 있는 반도체기판 전면에 절연물질층을 형성하는 단계 및 절연물질층을 에치백함으로써 상기 제1 소자분리 영역에는 제1 소자분리막을 형성하는, 제2 소자분리 영역에는 제2 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 한다. 따라서, 디싱 현상이 발생하지 않는다.
-
公开(公告)号：KR1019970018156A
公开(公告)日：1997-04-30
申请号：KR1019950029500
申请日：1995-09-11
Applicant: 삼성전자주식회사
Inventor： 김재덕
IPC: H01L21/304
Abstract: 폴리싱 패드의 특성을 좌우하는 패드의 경도(Hardness)가 연마 균일성 및 연마 평탄성 측면에서 서로 상반되는 특성을 이용하여 연마 균일성 및 평탄성을 모두 향상시킬 수 있게 개선된 웨이퍼 연마용 패드를 개시한다.
본 발명의 연마 패드는 서로 다른 경도(Hardness)를 갖는 2중층의 연마부재를 구비하며, 상기 2중층 연마부재의 하층은 상기 연마부재의 상층을 지지함과 아울러 완충 역할을 수행하며, 이 상층과 상기 웨이퍼와의 접촉면적을 조절하여 연마 균일성을 향시시킬 수 있을 정도의 부드러운 경도를 갖는 재질로 구성되며, 상기 2중층 연마부재의 상층은 상기 웨피어 경면의 일부분과 접촉하여 평탄성 있는 연마작용을 수행할 수 있도록 매우 단단하고 평평한 재료로 이루어지고 규칙적으로 배열된 연마부, 및 상기 연마부를 서로 격리시키며 상기 연마부 보다 부드러운 재질로 이루어져 수직 및 수평방향의 쿠션 역할과 슬러리 전송 역할을 수행하는 슬러리 전송부의 복합(composite) 재질로 구성된다.
-
-
-
-
-
-
Search Results
7
records
(took 0.031 seconds)
