-
公开(公告)号：KR1020170087239A
公开(公告)日：2017-07-28
申请号：KR1020160006955
申请日：2016-01-20
Applicant: 삼성전자주식회사
IPC: H01L21/3065 , H01L21/67 , H01L21/66 , H01L21/311 , H01L21/02
CPC classification number: H01J37/32009 , H01J37/32449 , H01J37/32899 , H01J37/32926 , H01J37/32935 , H01J37/3299 , H01J2237/334
Abstract: 본발명의실시예에의한플라즈마식각장치는, 물질막이형성된기판을지지하는식각챔버; 플라즈마식각공정이수행되기전에상기물질막의식각공정에대한공정조건을결정하고, 상기공정조건에따라식각챔버의동작을제어하는적어도하나의프로세서가포함되며, 상기공정조건은상기플라즈마식각공정이연속적으로수행되는단위식각시간을포함한다.
Abstract translation: 根据本发明实施例的等离子体蚀刻设备包括：蚀刻室，用于支撑其上形成材料膜的基板; 至少一个处理器，用于在执行等离子体蚀刻过程之前确定用于材料膜的蚀刻过程的过程条件，并且用于根据过程条件控制蚀刻室的操作，过程条件使得等离子体蚀刻过程是连续的 蚀刻和蚀刻都是有利的。
-
公开(公告)号：KR1020140104563A
公开(公告)日：2014-08-29
申请号：KR1020130017488
申请日：2013-02-19
Applicant: 삼성전자주식회사
CPC classification number: B24B37/30 , B24B37/042 , B24B37/10 , B24B37/32
Abstract: The present invention relates to a chemical-mechanical polishing apparatus and a polishing head assembly, including a polishing head assembly having a polishing head body and a membrane arranged onto the bottom of the polishing head body. The bottom surface of the membrane has a hydrophilic zone and a hydrophobic zone. According to the present invention, during a chemical-mechanical polishing process, capillary force and surface tension generated in between a wafer and a head membrane of the chemical-mechanical polishing apparatus can be controlled to prevent sliding. Moreover, damage to the wafer can be prevented when separating the wafer from the head membrane of the chemical-mechanical polishing apparatus, after finishing the chemical-mechanical polishing process.
Abstract translation: 本发明涉及一种化学机械抛光装置和抛光头组件，其包括具有抛光头本体和布置在抛光头本体的底部上的膜的抛光头组件。 膜的底表面具有亲水区和疏水区。 根据本发明，在化学机械抛光工艺期间，可以控制在化学机械抛光装置的晶片和头膜之间产生的毛细管力和表面张力，以防止滑动。 此外，在完成化学机械抛光工艺之后，当将晶片与化学机械抛光装置的头膜分离时，可以防止晶片损坏。
-
公开(公告)号：KR1020080073035A
公开(公告)日：2008-08-08
申请号：KR1020070011532
申请日：2007-02-05
Applicant: 삼성전자주식회사
IPC: H01L21/762
CPC classification number: H01L21/76224 , H01L21/31053
Abstract: A method of filling a trench is provided to completely remove a remaining material from a mask pattern by filling a trench using an oxide material and removing an upper portion of the oxide material using an etching gas. A mask pattern(106) is formed on a substrate(100). A trench(108) is formed in the substrate by etching the substrate using the mask pattern. A first oxide film is formed on the mask pattern, such that the trench is buried. A CMP(Chemical Mechanical Polishing) is performed on the first oxide film, until a portion of the mask pattern is exposed. An upper portion of the first oxide film is removed by using a process gas having a predetermined etching selection ratio between a silicon nitride material and a silicon oxide material, and a recess(112) is formed to expose a portion of a side portion of the mask pattern. A second oxide film is formed on the mask pattern, such that the recess is buried.
Abstract translation: 提供一种填充沟槽的方法，通过使用氧化物材料填充沟槽并使用蚀刻气体去除氧化物材料的上部，从掩模图案中完全除去剩余的材料。 掩模图案（106）形成在基板（100）上。 通过使用掩模图案蚀刻衬底，在衬底中形成沟槽（108）。 在掩模图案上形成第一氧化物膜，使得沟槽被埋置。 在第一氧化物膜上进行CMP（化学机械抛光），直到掩模图案的一部分露出。 通过使用在氮化硅材料和氧化硅材料之间具有预定蚀刻选择比的处理气体来除去第一氧化物膜的上部，并且形成凹部（112）以暴露出部分 掩模图案。 在掩模图案上形成第二氧化膜，使得凹部被埋入。
-
公开(公告)号：KR100718265B1
公开(公告)日：2007-05-14
申请号：KR1020050042912
申请日：2005-05-23
Applicant: 삼성전자주식회사
IPC: H01L21/20 , H01L29/786
CPC classification number: H01L21/02675 , H01L21/02532 , H01L21/2026 , H01L21/30625 , H01L21/8221 , H01L21/84 , H01L27/0688 , H01L27/11 , H01L27/1203
Abstract: 스택 구조를 갖는 반도체 장치의 제조 방법에서, 제1 단결정 실리콘막 상에 비정질 실리콘막을 형성한다. 또는 상기 제1 단결정 실리콘막 상에 개구부를 갖는 절연막을 형성하고 상기 개구부에 단결정 실리콘막을 포함하는 시드막을 형성한 후, 상기 절연막 및 시드막 상에 비정질 실리콘막을 형성한다. 상기 비정질 실리콘막에 레이저 빔을 조사하여 상기 비정질 실리콘막의 결정 구조를 제2 단결정 실리콘막으로 변환시킨다. 상기 변환 과정에서 상기 제2 단결정 실리콘막의 상부면에 돌출부가 생성된다. 상기 돌출부는 후속되는 공정에 영향을 미칠 수 있으므로 제거할 필요가 있다. 따라서, 상기 돌출부를 적절하게 제거함으로써 상부에 형성되는 단결정 실리콘막의 균일도를 확보한다.
Abstract translation: 在制造具有堆叠结构的半导体器件的方法中，在第一单晶硅膜上形成非晶硅膜。 或者，在第一单晶硅膜上形成具有开口的绝缘膜，在开口中形成含有单晶硅膜的晶种膜，并且在绝缘膜和籽晶膜上形成非晶硅膜。 将激光束照射到非晶硅膜，以将非晶硅膜的晶体结构转换为第二单晶硅膜。 在第二单晶硅膜的上表面上形成突起。 可能需要去除突起，因为它可能影响后续过程。 因此，通过适当除去突起，可以确保形成在上部的单晶硅膜的均匀性。
-
公开(公告)号：KR1020020011814A
公开(公告)日：2002-02-09
申请号：KR1020000045369
申请日：2000-08-04
Applicant: 삼성전자주식회사
Inventor： 박기종
IPC: H01L21/3105
Abstract: PURPOSE: A method for planarizing an insulation layer of a semiconductor device is provided to minimize the size of a pillar left in the periphery of the insulation layer by removing the insulation layer broader than the area of a pattern, and to reduce an absolute step between the upper portion and the peripheral portion of the pattern by eliminating the minimized pillar by a wet-etch process. CONSTITUTION: The insulation layer is formed on a semiconductor substrate(100) having the pattern(102) of a predetermined height. A photoresist pattern is formed on the insulation layer to expose only the planarized portion of the insulation layer in the upper portion having the pattern. A predetermined depth of the exposed planarized portion of the insulation layer is etched. The pillar formed in the inclined part of the insulation layer is eliminated by a wet-etch process. The remaining insulation layer is reflowed.
Abstract translation: 目的：提供一种用于对半导体器件的绝缘层进行平坦化的方法，通过去除比图案区域更宽的绝缘层来最小化留在绝缘层周边的柱的尺寸，并且减小绝缘层之间的绝对步长 图案的上部和外围部分，通过湿蚀刻工艺消除最小化的柱。 构成：绝缘层形成在具有预定高度的图案（102）的半导体衬底（100）上。 在绝缘层上形成光致抗蚀剂图案，仅露出具有图案的上部的绝缘层的平坦化部分。 蚀刻绝缘层的暴露的平坦化部分的预定深度。 通过湿式蚀刻工艺消除了形成在绝缘层的倾斜部分中的柱。 剩余的绝缘层回流。
-
Patent Agency Ranking
公开(公告)号：KR1019990000473A
公开(公告)日：1999-01-15
申请号：KR1019970023389
申请日：1997-06-05
Applicant: 삼성전자주식회사
Inventor： 박기종
IPC: H01L21/304
Abstract: 본 발명은 CMP 장치의 캐리어 필름 관한 것이다. 본 발명에 의한 캐리어 필름은 다수의 양각(relief)된 돌출부를 구비한 중심부, 및 상기 중심부의 양각된 돌출부의 밀도보다 작은 밀도의 양각된 돌출부를 구비한 가장자리(edge)부를 포함하는 디스크(disc) 형상을 한 것을 특징으로 한다. 이때, 상기 양각(relief)된 돌출부는, 상기 디스크의 중심부로부터 상기 디스크의 가장자리부로 갈수록 그 크기가 감소하는 것이 특징이다. 본 발명에 의한 CMP 장치의 캐리어 필름은 상기 디스크(disc)의 가장자리부에 상기 디스크(disc)의 원주(圓周)를 따라 연속적으로 양각된 돌출부의 띠를 더 포함할 수 있다.
-
-
公开(公告)号：KR1020060120765A
公开(公告)日：2006-11-28
申请号：KR1020050042912
申请日：2005-05-23
Applicant: 삼성전자주식회사
IPC: H01L21/20 , H01L29/786
CPC classification number: H01L21/02675 , H01L21/02532 , H01L21/2026 , H01L21/30625 , H01L21/8221 , H01L21/84 , H01L27/0688 , H01L27/11 , H01L27/1203
Abstract: A method for manufacturing a semiconductor device is provided to secure the uniformity of a single crystal silicon structure by removing properly protrusions from a second single crystal silicon layer. An amorphous silicon layer is formed on a first single crystal silicon layer(200). A second single crystal silicon layer(220) is formed on the resultant structure by transforming the amorphous silicon layer into a single crystal structure. At this time, a plurality of protrusions(222) are formed on the second single crystal silicon layer. The plurality of protrusions are then removed from an upper surface of the second single crystal silicon layer.
Abstract translation: 提供一种用于制造半导体器件的方法，通过从第二单晶硅层去除适当的突起来确保单晶硅结构的均匀性。 在第一单晶硅层（200）上形成非晶硅层。 通过将非晶硅层转化为单晶结构，在所得结构上形成第二单晶硅层（220）。 此时，在第二单晶硅层上形成有多个突起（222）。 然后从第二单晶硅层的上表面去除多个突起。
-
公开(公告)号：KR100445707B1
公开(公告)日：2004-08-21
申请号：KR1020020039159
申请日：2002-07-06
Applicant: 삼성전자주식회사
IPC: H01L21/3105
CPC classification number: H01L21/31055 , H01L21/0273 , H01L21/31053 , H01L21/31144 , H01L21/76819 , H01L27/10814 , H01L27/10894
Abstract: In a method for forming a planarized layer on a semiconductor device having concave and convex structures, a dielectric film is formed on a semiconductor substrate; a photoresist pattern is formed to have a thickness on a portion of the dielectric film other than a convex portion greater than h/n (h and n are real numbers of one or more) to remove the convex portion of the dielectric film by a depth of approximately h. The photoresist pattern is re-flowed to have a thickness below h/n at a portion from an edge of the convex portion to a slant portion of the dielectric film. The dielectric film is etched using an etchant having a selectivity of 1:n between the photoresist pattern and the dielectric film. An edge of the photoresist pattern is made thin by re-flowing thereby minimizing a pillar, hence allowing simple, fast, planarization of the dielectric film.
Abstract translation: 在用于在具有凹凸结构的半导体器件上形成平坦化层的方法中，在半导体衬底上形成电介质膜; 形成光致抗蚀剂图案以在除了大于h / n（h和n是一个或多个的实数）的凸起部分以外的部分介电膜上具有厚度，以将介电膜的凸起部分除去深度 大约h。 光致抗蚀剂图案在从凸起部分的边缘到介电膜的倾斜部分的部分处重新流动以具有低于h / n的厚度。 使用在光致抗蚀剂图案和电介质膜之间具有1：n的选择性的蚀刻剂来蚀刻电介质膜。 通过重新流动使光致抗蚀剂图案的边缘变薄，从而使支柱最小化，从而允许介电膜的简单，快速平面化。
-
公开(公告)号：KR100363093B1
公开(公告)日：2002-12-05
申请号：KR1020000043680
申请日：2000-07-28
Applicant: 삼성전자주식회사
IPC: H01L21/3105
Abstract: 반도체 소자의 층간 절연막 평탄화 방법을 제공한다. 본 발명은 복수개의 단위 셀들이 형성된 셀 블록들과 그 주위의 다른 영역을 포함하는 칩 영역이 복수개 형성된 반도체 기판의 전면에 상기 셀블록들 상의 고단차 영역과 다른 영역 상의 저단차 영역을 가지는 층간 절연막을 형성한다. 이어서, 상기 층간 절연막 상에 상기 고단차 영역을 노출시키는 셀 오픈 영역을 갖는 마스크 패턴을 형성 한 후, 이를 식각 마스크로 상기 고단차 영역을 부분 식각하여 고단차 영역과 저단차 영역의 단차를 줄인다. 상기 식각 마스크로 이용된 마스크 패턴을 제거한 후, 상기 부분식각된 고단차 영역과 저단차 영역의 층간 절연막을 화학기계적연마하여 평탄화한다. 특히, 본 발명은 상기 셀 오픈 영역의 모양이나 면적을 셀 블록별로 다르게 하거나, 하나의 셀 블록 내에서도 상기 셀 블록의 엣지로부터의 이격거리를 서로 다르게 형성하여 칩 영역의 전체에 걸쳐 연마 균일도를 향상시킬 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.025 seconds)
