-
公开(公告)号：KR1020140095678A
公开(公告)日：2014-08-04
申请号：KR1020130008328
申请日：2013-01-25
Applicant: 삼성전자주식회사
CPC classification number: G02B6/136 , G02B6/43 , H01L27/0617 , H01L27/10894 , H01L27/10897
Abstract: In a method for manufacturing a semiconductor apparatus, a gate structure is formed on a first region of a substrate including first and second areas and an etch barrier film structure is formed on a second region of the substrate. A first interlayer insulating film for covering the gate structure and the etch barrier film structure is formed on the substrate. The etch barrier film structure is exposed by removing a portion of the first interlayer insulating film. The substrate is exposed by removing the etch barrier film structure exposed. An optical device is formed on the exposed substrate.
Abstract translation: 在制造半导体装置的方法中，栅极结构形成在包括第一和第二区域的衬底的第一区域上，并且在衬底的第二区域上形成蚀刻阻挡膜结构。 在衬底上形成用于覆盖栅极结构和蚀刻阻挡膜结构的第一层间绝缘膜。 通过去除第一层间绝缘膜的一部分来暴露蚀刻阻挡膜结构。 通过去除暴露的蚀刻阻挡膜结构来暴露衬底。 在曝光的基板上形成光学器件。
-
公开(公告)号：KR1020090012880A
公开(公告)日：2009-02-04
申请号：KR1020070077080
申请日：2007-07-31
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: A semiconductor device test socket and a test method using the same are provided to arrange the semiconductor device on a substrate regardless of the size and shape of the semiconductor device. A semiconductor device socket comprises a housing(100), a carrier member(200), and a space adjusting element(300). The housing is arranged on a substrate(S). The substrate has the circuit pattern. The carrier member is located in the housing and provides the accommodation space for the semiconductor device(S.D). The space adjusting element controls the accommodation space of the carrier absence corresponding to the size of the semiconductor device.
Abstract translation: 提供一种半导体器件测试插座和使用其的测试方法以将半导体器件布置在衬底上，而与半导体器件的尺寸和形状无关。 半导体器件插座包括壳体（100），载体构件（200）和空间调节元件（300）。 壳体设置在基板（S）上。 基板具有电路图案。 载体构件位于壳体中并为半导体器件（S.D）提供容纳空间。 空间调节元件控制与半导体器件的尺寸对应的载体的存放空间。
-
公开(公告)号：KR100688527B1
公开(公告)日：2007-03-02
申请号：KR1020050010225
申请日：2005-02-03
Applicant: 삼성전자주식회사
Abstract: 본 발명은 아날로그 반도체 장치를 테스트하는 디지털 테스트 장치에 관한 것이다. 본 발명은 아날로그 반도체 장치로부터 출력되는 아날로그 신호들 중 저주파 아날로그 신호만을 통과시키는 저주파 패스 필터, 상기 저주파 패스 필터에 연결되며 상기 저주파 패스 필터로부터 출력되는 아날로그 신호를 DC 전압으로 변환하여 출력하는 정류부, 상기 아날로그 반도체 장치로부터 출력되는 아날로그 신호들 중 고주파 아날로그 신호만을 통과시키는 고주파 패스 필터, 상기 고주파 패스 필터에 연결되며 상기 고주파 패스 필터로부터 출력되는 아날로그 신호를 DC 전압으로 변환하여 출력하는 고주파 파워 검출부, 및 상기 정류부와 상기 고주파 파워 검출부에 공통으로 연결되며 상기 정류부로부터 출력되는 신호의 전압과 상기 고주파 파워 검출부로부터 출력되는 신호의 전압을 측정하여 상기 아날로그 반도체 장치로부터 출력되는 아날로그 신호들의 양/불량을 판단하는 디지털 측정부를 구비함으로써, 테스트 비용이 감소된다.
-
公开(公告)号：KR1020060084989A
公开(公告)日：2006-07-26
申请号：KR1020050005856
申请日：2005-01-21
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: 알. 에프(RF) 교정용 반도체 칩을 포함하는 엠.피.더블유(Multi-Product Wafer, 이하 'MPW'라 함) 및 이를 사용하는 웨이퍼의 전기적 검사방법에 관해 개시한다. 이를 위해 본 발명은 최초 MPW를 제작할 때, 내부에 RF 교정용 반도체 칩을 함께 형성시킨다. 그 후 상기 RF 교정용 반도체 칩이 포함된 MPW를 이용하여 테스터에서 웨이퍼의 전기적 검사를 위한 교정을 진행한다.
MPW, 웨이퍼 전기적 검사(EDS), RF 교정, calibration.-
-
Patent Agency Ranking
公开(公告)号：KR1020060089948A
公开(公告)日：2006-08-10
申请号：KR1020050010225
申请日：2005-02-03
Applicant: 삼성전자주식회사
Abstract: 본 발명은 아날로그 반도체 장치를 테스트하는 디지털 테스트 장치에 관한 것이다. 본 발명은 아날로그 반도체 장치로부터 출력되는 아날로그 신호들 중 저주파 아날로그 신호만을 통과시키는 저주파 패스 필터, 상기 저주파 패스 필터에 연결되며 상기 저주파 패스 필터로부터 출력되는 아날로그 신호를 DC 전압으로 변환하여 출력하는 정류부, 상기 아날로그 반도체 장치로부터 출력되는 아날로그 신호들 중 고주파 아날로그 신호만을 통과시키는 고주파 패스 필터, 상기 고주파 패스 필터에 연결되며 상기 고주파 패스 필터로부터 출력되는 아날로그 신호를 DC 전압으로 변환하여 출력하는 고주파 파워 검출부, 및 상기 정류부와 상기 고주파 파워 검출부에 공통으로 연결되며 상기 정류부로부터 출력되는 신호의 전압과 상기 고주파 파워 검출부로부터 출력되는 신호의 전압을 측정하여 상기 아날로그 반도체 장치로부터 출력되는 아날로그 신호들의 양/불량을 판단하는 디지털 측정부를 구비함으로써, 테스트 비용이 감소된다.
-
公开(公告)号：KR1020060085123A
公开(公告)日：2006-07-26
申请号：KR1020050006102
申请日：2005-01-22
Applicant: 삼성전자주식회사
IPC: H01L21/66
CPC classification number: H01L23/544 , H01L2223/5442 , H01L2223/54453 , H01L2223/54466 , H01L2223/5448 , H01L2924/0002 , Y10S438/975 , H01L2924/00
Abstract: 기준 반도체 칩을 구비하는 반도체 기판 및 이를 이용한 반도체 칩 어셈블리 방법이 개시된다. 본 발명에 따른 어셈블리 방법은, 복수의 반도체 칩들이 형성된 반도체 기판을 제공하는 단계와, 반도체 칩들 가운데 하나의 기준 반도체 칩에 식별 표시를 하는 단계와, 그리고 기준 반도체 칩을 참고하여 반도체 기판을 정렬하여, 반도체 칩들에 대해서 전기적인 다이 소팅 시험을 수행하는 단계를 포함한다.
-
公开(公告)号：KR100555544B1
公开(公告)日：2006-03-03
申请号：KR1020040000051
申请日：2004-01-02
Applicant: 삼성전자주식회사
IPC: G01R31/26 , G01R31/316
CPC classification number: G01R31/31924
Abstract: 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를 갖는 테스트 자극 신호를 발생하는 장치가 개시된다. 본 발명에 의한 테스트 자극 신호 발생장치는 전압 소스 발생기와 V/I 변환부를 구비하는 것을 특징으로 한다. 전압 소스 발생기는 내부의 메모리에 저장된 소스 데이터를 아날로그 신호로 변환하고, 아날로그 신호와 DC 전압 레벨의 기준 신호를 합성하여 전압 소스 테스트 자극 신호들을 발생한다. V/I 변환부는 전압 소스 테스트 자극 신호들을 전류 소스 테스트 자극 신호들로 변환하여 피시험 장치의 입력 핀들에 출력한다. V/I 변환부는 피시험 장치의 입력 핀들에 존재하는 내부 임피던스 값의 변화에 무관하게 전류 소스 테스트 자극 신호들의 전류를 설정된 값으로 유지한다. 본 발명에 의한 테스트 자극 신호 발생장치는 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를 갖는 테스트 자극 신호를 발생하여 피시험 장치의 동작 성능을 정확하게 테스트할 수 있는 장점이 있다.
-
公开(公告)号：KR1020050071756A
公开(公告)日：2005-07-08
申请号：KR1020040000051
申请日：2004-01-02
Applicant: 삼성전자주식회사
IPC: G01R31/26 , G01R31/316
CPC classification number: G01R31/31924
Abstract: 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를 갖는 테스트 자극 신호를 발생하는 장치가 개시된다. 본 발명에 의한 테스트 자극 신호 발생장치는 전압 소스 발생기와 V/I 변환부를 구비하는 것을 특징으로 한다. 전압 소스 발생기는 내부의 메모리에 저장된 소스 데이터를 아날로그 신호로 변환하고, 아날로그 신호와 DC 전압 레벨의 기준 신호를 합성하여 전압 소스 테스트 자극 신호들을 발생한다. V/I 변환부는 전압 소스 테스트 자극 신호들을 전류 소스 테스트 자극 신호들로 변환하여 피시험 장치의 입력 핀들에 출력한다. V/I 변환부는 피시험 장치의 입력 핀들에 존재하는 내부 임피던스 값의 변화에 무관하게 전류 소스 테스트 자극 신호들의 전류를 설정된 값으로 유지한다. 본 발명에 의한 테스트 자극 신호 발생장치는 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를 갖는 테스트 자극 신호를 발생하여 피시험 장치의 동작 성능을 정확하게 테스트할 수 있는 장점이 있다.
-
公开(公告)号：KR100674950B1
公开(公告)日：2007-01-26
申请号：KR1020050006102
申请日：2005-01-22
Applicant: 삼성전자주식회사
IPC: H01L21/66
CPC classification number: H01L23/544 , H01L2223/5442 , H01L2223/54453 , H01L2223/54466 , H01L2223/5448 , H01L2924/0002 , Y10S438/975 , H01L2924/00
Abstract: 기준 반도체 칩을 구비하는 반도체 기판 및 이를 이용한 반도체 칩 어셈블리 방법이 개시된다. 본 발명에 따른 어셈블리 방법은, 복수의 반도체 칩들이 형성된 반도체 기판을 제공하는 단계와, 반도체 칩들 가운데 하나의 기준 반도체 칩에 식별 표시를 하는 단계와, 그리고 기준 반도체 칩을 참고하여 반도체 기판을 정렬하여, 반도체 칩들에 대해서 전기적인 다이 소팅 시험을 수행하는 단계를 포함한다.
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.022 seconds)
