반도체 장치 및 그 제조 방법

    公开(公告)号:KR102241974B1

    公开(公告)日:2021-04-19

    申请号:KR1020140126891

    申请日:2014-09-23

    Abstract: 반도체장치는액티브층, 게이트구조물, 스페이서및 소스/드레인층을포함한다. 액티브층은기판상에형성되어게르마늄(Ge)을포함하며, 제1 게르마늄농도를갖는제1 영역, 및제1 영역양측에접하여제1 영역으로부터멀어질수록점차높아지는상면을가지며제1 게르마늄농도보다작은제2 게르마늄농도를갖는제2 영역을포함한다. 게이트구조물은액티브층의제1 영역상에형성된다. 스페이서는액티브층의제2 영역상에형성되어게이트구조물측벽에접촉한다. 소스/드레인층은액티브층의제2 영역에인접한다.

    반도체 소자 및 그 제조 방법
    2.
    发明公开
    반도체 소자 및 그 제조 방법 审中-实审
    半导体装置及其制造方法

    公开(公告)号:KR1020170065271A

    公开(公告)日:2017-06-13

    申请号:KR1020150171499

    申请日:2015-12-03

    Abstract: 반도체소자는, 기판의제1 액티브영역및 제2 액티브영역을가로지르는게이트구조물과, 상기게이트구조물의양 측과이격되어상기제1 액티브영역에구비되고, 제1 절연물질을포함하는제1 절연구조물과, 상기게이트구조물의양 측과이격되어상기제2 액티브영역에구비되고, 상기제1 절연물질과다른제2 절연물질을포함하는제2 절연구조물과, 상기게이트구조물과제1 절연구조물사이의상기제1 액티브영역에구비되는 P형불순물을포함하는제1 불순물영역들및 상기게이트구조물과제2 절연구조물사이의상기제2 액티브영역에구비되는 N형불순물을포함하는제2 불순물영역들을포함한다. 상기반도체소자는트랜지스터의채널영역에스트레스가인가되어우수한전기적특성을가질수 있다.

    Abstract translation: 半导体器件中,横跨所述第一有源区中的栅结构和衬底的第二有源区,从所述栅极结构的两侧隔开,第一绝缘被设置在所述第一有源区,其包括第一绝缘材料, 第二绝缘结构,与所述栅极结构的两侧间隔开并设置在所述第二有源区中并且包括与所述第一绝缘材料不同的第二绝缘材料; 包括设置在第一有源区中的P型杂质的第一杂质区和设置在栅极结构和绝缘结构之间的第二有源区中的包括N型杂质的第二杂质区 。 半导体器件可以在晶体管的沟道区中受到应力以具有优异的电特性。

    반도체 장치 및 그 제조 방법
    3.
    发明公开
    반도체 장치 및 그 제조 방법 审中-实审
    半导体器件及其制造方法

    公开(公告)号:KR1020160035378A

    公开(公告)日:2016-03-31

    申请号:KR1020140126891

    申请日:2014-09-23

    Abstract: 반도체장치는액티브층, 게이트구조물, 스페이서및 소스/드레인층을포함한다. 액티브층은기판상에형성되어게르마늄(Ge)을포함하며, 제1 게르마늄농도를갖는제1 영역, 및제1 영역양측에접하여제1 영역으로부터멀어질수록점차높아지는상면을가지며제1 게르마늄농도보다작은제2 게르마늄농도를갖는제2 영역을포함한다. 게이트구조물은액티브층의제1 영역상에형성된다. 스페이서는액티브층의제2 영역상에형성되어게이트구조물측벽에접촉한다. 소스/드레인층은액티브층의제2 영역에인접한다.

    Abstract translation: 具有优异特性的半导体器件包括有源层,栅极结构,间隔物和源极/漏极层。 有源层形成在基板上,并包括锗(Ge)。 活性层包括具有第一Ge浓度的第一区域和第二区域,其上表面接触第一区域的两侧并从第一区域逐渐上升,并且具有低于第一Ge浓度的第二GE浓度。 栅极结构形成在有源层的第一区域上。 间隔物形成在有源层的第二区域上并且接触栅极结构的侧壁。 源极/漏极层与有源层的第二区域相邻。

Patent Agency Ranking