公开(公告)号：KR1020170065396A

公开(公告)日：2017-06-13

申请号：KR1020150171788

申请日：2015-12-03

Applicant: 삼성전자주식회사

Inventor： 장규백 ,  홍병학 ,  김윤석 ,  송승현

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/41 ,  H01L29/423 ,  H01L29/51

CPC classification number: H01L27/0886 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/82385 ,  H01L27/0924 ,  H01L29/7843 ,  H01L29/7845

Abstract: 반도체장치가제공된다. 반도체장치는, 제1 영역및 제2 영역을포함하는기판, 상기제1 영역의상기기판상에돌출된제1 액티브핀, 상기제2 영역의상기기판상에돌출된제2 액티브핀, 상기기판상에, 상기제1 액티브핀 및상기제2 액티브핀을덮는층간절연막, 상기층간절연막내에, 제1 액티브핀의종단과중첩되고, 제1 상부와제1 하부를포함하는제1 트렌치로, 상기제1 트렌치의제1 상부와상기제1 트렌치의제1 하부는상기제1 액티브핀의상면을기준으로구분되는제1 트렌치, 상기층간절연막내에, 제2 액티브핀의종단과중첩되고, 제2 상부와제2 하부를포함하는제2 트렌치로, 상기제2 트렌치의제2 상부와상기제2 트렌치의제2 하부는상기제2 액티브핀의상면을기준으로구분되는제2 트렌치, 상기제1 트렌치를채우고, 제1 금속산화막및 제1 필링금속막을포함하는제1 더미게이트전극으로, 상기제1 금속산화막은상기제1 트렌치의제1 하부를채우고, 상기제1 트렌치의제1 상부의측벽을따라형성되는제1 더미게이트전극및 상기제2 트렌치를채우고, 제2 금속산화막및 제2 필링금속막을포함하는제2 더미게이트전극으로, 상기제2 금속산화막은상기제2 트렌치의측벽및 바닥면을따라연장되는제2 더미게이트전극을포함한다.

Abstract translation: 提供了一种半导体器件。 该半导体器件包括一个第一区域和一个第二基板，包括的区域中，第一活动销从基板伸出的第一区域服装装置中，所述第二活性销从该板状突起，在基板上的第二区域服装装置， ，作为第一活性销和在第一层间绝缘膜中形成第一沟槽，覆盖所述第二活性销层间绝缘膜，和重叠在第一有源销的端部，包括一个第一顶部和第一底部，该第一 第一沟槽和被嵌套在第一沟槽中的沟槽的第一上部部分的第一底部，由所述第一有源销，第二上部分的上表面分开在层间绝缘膜，第二活性销的端部和 第二沟槽和第二下部部分，第二上和第二沟槽第二底部的第二沟槽的第二沟槽，所述第一沟槽由所述第二有源引脚的上表面分离 第一虚设栅电极，其包括第一金属氧化物膜和第一剥离金属膜， 氧化膜填充所述第一沟槽，其中待沿着沟槽栅电极的第一上部侧壁形成的第一桩的第一底部，以及填充第二沟槽，所述第二金属氧化物膜和第二金属膜剥离 并且第二金属氧化物膜包括沿着第二沟槽的侧壁和底表面延伸的第二虚设栅电极。

公开(公告)号：KR1020170013722A

公开(公告)日：2017-02-07

申请号：KR1020150106788

申请日：2015-07-28

Applicant: 삼성전자주식회사

Inventor： 홍병학 ,  구본웅 ,  박성일 ,  장규백 ,  조근휘 ,  하대원

IPC: H01L29/78 ,  H01L29/66

CPC classification number: H01L27/0924 ,  H01L29/4238 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/7845 ,  H01L29/7848 ,  H01L29/785

Abstract: 반도체소자는, 기판상에게이트절연막, 문턱전압조절막패턴, 게이트전극및 하드마스크가적층된게이트구조물과, 상기게이트구조물의양 측과이격되어구비되고, 티타늄산화물을포함하는제1 스트레서패턴을포함하는더미게이트구조물및 상기게이트구조물양 측에구비되는 P형의소스/드레인영역을포함한다. 상기반도체소자는스트레서패턴이구비됨으로써트랜지스터의채널영역에스트레인이인가되어우수한전기적특성을가질수 있다.

Abstract translation: 半导体器件包括在衬底上的栅极结构。 栅极结构包括第一栅极绝缘图案，用于控制阈值电压的导电图案，第一栅电极和顺序层叠的第一掩模。 虚栅极结构与栅电极间隔开。 虚拟栅极结构包括包括氧化钛的第一应力源图案。 源极/漏极区域与栅极结构相邻。 源/漏区掺杂有p型杂质。 第一应力源图案可以在晶体管的沟道区域施加应力，因此可以获得具有良好电特性的晶体管。

公开(公告)号：KR102219096B1

公开(公告)日：2021-02-24

申请号：KR1020140101221

申请日：2014-08-06

Applicant: 삼성전자주식회사

Inventor： 조근휘 ,  박성일 ,  홍병학 ,  후카이,토시노리 ,  김문현 ,  김웅기 ,  박수혜 ,  김동원 ,  하대원

IPC: H01L29/78

Abstract: 성능개선을위한패턴구조가적용된반도체장치가제공된다. 상기반도체장치는, 소자분리막을사이에두고제1 방향으로이격된제1 및제2 액티브영역, 제1 액티브영역상에제1 방향과교차하는제2 방향으로연장되어형성되는제1 노말게이트, 일부는소자분리막의일단과오버랩되고나머지일부는제1 액티브영역과오버랩되고, 제1 노말게이트와제1 방향으로이격되어형성된제1 더미게이트, 일부는소자분리막의타단과오버랩되고나머지일부는제2 액티브영역과오버랩되어형성되는제2 더미게이트, 제1 노말게이트와제1 더미게이트사이의소오스또는드레인영역상에형성되는제1 노말소오스또는드레인콘택; 및소자분리막상에제1 및제2 더미게이트와비오버랩되어형성되고, 제1 노말소오스또는드레인콘택과다른크기를가지는더미콘택을포함한다.

公开(公告)号：KR1020170065271A

公开(公告)日：2017-06-13

申请号：KR1020150171499

申请日：2015-12-03

Applicant: 삼성전자주식회사

Inventor： 김문현 ,  김수현 ,  홍병학 ,  조근휘 ,  후카이 ,  마에다 ,  후쿠토메

IPC: H01L29/78 ,  H01L29/423

CPC classification number: H01L27/0924 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L27/092 ,  H01L29/0649 ,  H01L29/7843

Abstract: 반도체소자는, 기판의제1 액티브영역및 제2 액티브영역을가로지르는게이트구조물과, 상기게이트구조물의양 측과이격되어상기제1 액티브영역에구비되고, 제1 절연물질을포함하는제1 절연구조물과, 상기게이트구조물의양 측과이격되어상기제2 액티브영역에구비되고, 상기제1 절연물질과다른제2 절연물질을포함하는제2 절연구조물과, 상기게이트구조물과제1 절연구조물사이의상기제1 액티브영역에구비되는 P형불순물을포함하는제1 불순물영역들및 상기게이트구조물과제2 절연구조물사이의상기제2 액티브영역에구비되는 N형불순물을포함하는제2 불순물영역들을포함한다. 상기반도체소자는트랜지스터의채널영역에스트레스가인가되어우수한전기적특성을가질수 있다.

Abstract translation: 半导体器件中，横跨所述第一有源区中的栅结构和衬底的第二有源区，从所述栅极结构的两侧隔开，第一绝缘被设置在所述第一有源区，其包括第一绝缘材料， 第二绝缘结构，与所述栅极结构的两侧间隔开并设置在所述第二有源区中并且包括与所述第一绝缘材料不同的第二绝缘材料; 包括设置在第一有源区中的P型杂质的第一杂质区和设置在栅极结构和绝缘结构之间的第二有源区中的包括N型杂质的第二杂质区 。 半导体器件可以在晶体管的沟道区中受到应力以具有优异的电特性。

公开(公告)号：KR1020170015705A

公开(公告)日：2017-02-09

申请号：KR1020150108158

申请日：2015-07-30

Applicant: 삼성전자주식회사

Inventor： 홍병학 ,  박성일 ,  후카이,토시노리 ,  마에다,시게노부 ,  마스오카,사다아키 ,  이상현 ,  천건용 ,  친,혹천

IPC: H01L29/78 ,  H01L29/49

CPC classification number: H01L27/0924 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/26513 ,  H01L21/823412 ,  H01L21/823437 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823828 ,  H01L27/092 ,  H01L29/0649 ,  H01L29/78 ,  H01L29/7846 ,  H01L29/7848

Abstract: 반도체소자가제공된다. 반도체소자는소자분리막에의해정의되는 MOSFET 영역을포함하되, 상기 MOSFET 영역의상부에제1 방향으로연장되는활성패턴을갖는기판; 상기제1 방향과교차하는제2 방향으로연장되며, 상기활성패턴상에서상기활성패턴을가로지르는게이트전극; 및평면적관점에서상기 MOSFET 영역에인접하며, 상기게이트전극을상기제2 방향으로분리시키는제1 게이트분리패턴을포함한다. 상기 MOSFET 영역이 P형인경우, 상기제1 게이트분리패턴은인장스트레인을가지고, 상기 MOSFET 영역이 N형인경우, 상기제1 게이트분리패턴은압축스트레인을갖는다.

Abstract translation: 半导体器件包括：衬底，其包括由器件隔离层限定的至少一个金属氧化物半导体场效应晶体管（MOSFET）区域，并且具有在MOSFET区域上沿第一方向延伸的有源图案;栅极电极与有源 并且沿与第一方向相交的第二方向延伸，以及从平面图观察与MOSFET区域相邻的第一栅极分离图案，并且将栅电极在第二方向上彼此间隔开。 当MOSFET区域是P沟道时，第一栅极分离图案具有拉伸应变。 MOSFET（PMOSFET）区域。 当MOSFET区域是N沟道MOSFET（NMOSFET）区域时，第一栅极分离图案具有压缩应变。

公开(公告)号：KR1020160017855A

公开(公告)日：2016-02-17

申请号：KR1020140101221

申请日：2014-08-06

Applicant: 삼성전자주식회사

Inventor： 조근휘 ,  박성일 ,  홍병학 ,  후카이,토시노리 ,  김문현 ,  김웅기 ,  박수혜 ,  김동원 ,  하대원

IPC: H01L29/78

CPC classification number: H01L29/7845 ,  H01L21/28123 ,  H01L21/82385 ,  H01L21/823871 ,  H01L27/0207 ,  H01L27/088 ,  H01L27/092 ,  H01L29/0649 ,  H01L29/42356 ,  H01L29/66545 ,  H01L29/785 ,  H01L29/7831 ,  H01L29/7834

Abstract: 성능개선을위한패턴구조가적용된반도체장치가제공된다. 상기반도체장치는, 소자분리막을사이에두고제1 방향으로이격된제1 및제2 액티브영역, 제1 액티브영역상에제1 방향과교차하는제2 방향으로연장되어형성되는제1 노말게이트, 일부는소자분리막의일단과오버랩되고나머지일부는제1 액티브영역과오버랩되고, 제1 노말게이트와제1 방향으로이격되어형성된제1 더미게이트, 일부는소자분리막의타단과오버랩되고나머지일부는제2 액티브영역과오버랩되어형성되는제2 더미게이트, 제1 노말게이트와제1 더미게이트사이의소오스또는드레인영역상에형성되는제1 노말소오스또는드레인콘택; 및소자분리막상에제1 및제2 더미게이트와비오버랩되어형성되고, 제1 노말소오스또는드레인콘택과다른크기를가지는더미콘택을포함한다.

Abstract translation: 提供了应用图案结构以提高性能的半导体器件。 半导体器件包括：跨器件分离膜沿第一方向分离的第一和第二有源区; 在与第一方向交叉的第二方向上在第一有源区域上延伸的第一正常栅极; 第一伪栅极，其具有与器件分离膜的端部重叠的部分，其另一部分与第一有源区域重叠，并且通过在第一方向上与第一正常栅极分离形成; 第二伪栅极，具有与器件分离膜的另一端重叠的部分，并且另一端与第二有源区域重叠; 形成在第一正常栅极和第一虚拟栅极之间的源极或漏极区域上的第一正常源极或漏极接触; 以及通过与第一和第二伪栅极不重叠而形成的虚拟接触，并且具有与第一正常源极或漏极接触件不同的尺寸。