公开(公告)号：KR102219096B1

公开(公告)日：2021-02-24

申请号：KR1020140101221

申请日：2014-08-06

Applicant: 삼성전자주식회사

Inventor： 조근휘 ,  박성일 ,  홍병학 ,  후카이,토시노리 ,  김문현 ,  김웅기 ,  박수혜 ,  김동원 ,  하대원

IPC: H01L29/78

Abstract: 성능개선을위한패턴구조가적용된반도체장치가제공된다. 상기반도체장치는, 소자분리막을사이에두고제1 방향으로이격된제1 및제2 액티브영역, 제1 액티브영역상에제1 방향과교차하는제2 방향으로연장되어형성되는제1 노말게이트, 일부는소자분리막의일단과오버랩되고나머지일부는제1 액티브영역과오버랩되고, 제1 노말게이트와제1 방향으로이격되어형성된제1 더미게이트, 일부는소자분리막의타단과오버랩되고나머지일부는제2 액티브영역과오버랩되어형성되는제2 더미게이트, 제1 노말게이트와제1 더미게이트사이의소오스또는드레인영역상에형성되는제1 노말소오스또는드레인콘택; 및소자분리막상에제1 및제2 더미게이트와비오버랩되어형성되고, 제1 노말소오스또는드레인콘택과다른크기를가지는더미콘택을포함한다.

公开(公告)号：KR1020170065271A

公开(公告)日：2017-06-13

申请号：KR1020150171499

申请日：2015-12-03

Applicant: 삼성전자주식회사

Inventor： 김문현 ,  김수현 ,  홍병학 ,  조근휘 ,  후카이 ,  마에다 ,  후쿠토메

IPC: H01L29/78 ,  H01L29/423

CPC classification number: H01L27/0924 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L27/092 ,  H01L29/0649 ,  H01L29/7843

Abstract: 반도체소자는, 기판의제1 액티브영역및 제2 액티브영역을가로지르는게이트구조물과, 상기게이트구조물의양 측과이격되어상기제1 액티브영역에구비되고, 제1 절연물질을포함하는제1 절연구조물과, 상기게이트구조물의양 측과이격되어상기제2 액티브영역에구비되고, 상기제1 절연물질과다른제2 절연물질을포함하는제2 절연구조물과, 상기게이트구조물과제1 절연구조물사이의상기제1 액티브영역에구비되는 P형불순물을포함하는제1 불순물영역들및 상기게이트구조물과제2 절연구조물사이의상기제2 액티브영역에구비되는 N형불순물을포함하는제2 불순물영역들을포함한다. 상기반도체소자는트랜지스터의채널영역에스트레스가인가되어우수한전기적특성을가질수 있다.

Abstract translation: 半导体器件中，横跨所述第一有源区中的栅结构和衬底的第二有源区，从所述栅极结构的两侧隔开，第一绝缘被设置在所述第一有源区，其包括第一绝缘材料， 第二绝缘结构，与所述栅极结构的两侧间隔开并设置在所述第二有源区中并且包括与所述第一绝缘材料不同的第二绝缘材料; 包括设置在第一有源区中的P型杂质的第一杂质区和设置在栅极结构和绝缘结构之间的第二有源区中的包括N型杂质的第二杂质区 。 半导体器件可以在晶体管的沟道区中受到应力以具有优异的电特性。

公开(公告)号：KR102245130B1

公开(公告)日：2021-04-29

申请号：KR1020140148527

申请日：2014-10-29

Applicant: 삼성전자주식회사

Inventor： 박성일 ,  김문현 ,  김웅기 ,  조근휘 ,  전휘찬 ,  김동원 ,  하대원

IPC: H01L29/78 ,  H01L21/336

Abstract: 활성영역상의게이트패턴및 컨택패턴을포함하는반도체소자가설명된다. 상기컨택패턴은상기게이트패턴과가까운리세스부, 및상기게이트패턴과먼 라이징부를포함한다. 상기게이트패턴은게이트절연층, 및상기게이트절연층 상의게이트전극을포함한다. 상기리세스부의상면은상기라이징부의상면보다낮다.

公开(公告)号：KR1020170033494A

公开(公告)日：2017-03-27

申请号：KR1020150131151

申请日：2015-09-16

Applicant: 삼성전자주식회사

Inventor： 동야오취 ,  김문현 ,  조근휘 ,  마에다,시게노부 ,  오한수

IPC: H01L29/78 ,  H01L29/66

CPC classification number: H01L23/535 ,  H01L29/0847 ,  H01L29/161 ,  H01L29/165 ,  H01L29/41791 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

Abstract: 본발명의실시예에따른반도체장치는, 제1 방향으로연장되는활성영역이정의된기판, 및활성영역과교차하여제2 방향으로연장되며, 하부에배치되는제1 게이트전극및 제1 게이트전극의상부에배치되는제2 게이트전극을포함하는게이트전극을포함한다. 제1 게이트전극은제1 방향에서제1 길이를갖고, 제2 게이트전극은제1 방향에서제1 길이보다작은제2 길이를갖는다.

Abstract translation: 根据本发明实施例的半导体器件包括：衬底，第一方向上延伸的有源区限定在该衬底上;第一栅电极，与有源区交叉并且沿第二方向延伸; 并且栅电极包括设置在栅电极的上部上的第二栅电极。 第一栅电极在第一方向上具有第一长度，并且第二栅电极在第一方向上具有小于第一长度的第二长度。

公开(公告)号：KR1020170042088A

公开(公告)日：2017-04-18

申请号：KR1020150141584

申请日：2015-10-08

Applicant: 삼성전자주식회사

Inventor： 김문현 ,  노창우 ,  조근휘 ,  강명길 ,  마에다시게노부

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/78

CPC classification number: H01L27/0924 ,  H01L21/823821 ,  H01L21/823828 ,  H01L21/823842 ,  H01L21/823871 ,  H01L21/823878 ,  H01L27/0207 ,  H01L27/092 ,  H01L29/49 ,  H01L29/51

Abstract: 경계영역에서의기생커패시턴스를억제할수 있는씨모스소자를개시한다. 씨모스소자는제1 방향을따라연장하도록소자분리막에의해한정되는활성영역을구비하고서로다른도전형을갖는제1 및제2 영역으로구분되는기판, 활성영역과교차하도록제2 방향을따라연장하고제1 영역에배치되는제1 게이트구조물, 제2 영역에배치되는제2 게이트구조물및 상기제1 및제2 영역사이의경계영역에서상기소자분리막상에배치되고상기제1 및제2 게이트구조물보다작은유전상수를갖는제3 게이트구조물을구비하는게이트라인, 제1 게이트구조물과인접한상기활성영역에배치되어제1 도전형을갖는제1 불순물층및 제2 게이트구조물과인접한상기활성영역에배치되어제2 도전형을갖는제2 불순물층을포함한다. 씨모스소자의기생커패시턴스를억제하여교류특성(AC performance)을개선할수 있다.

Abstract translation: 公开了一种能够抑制边界区域中的寄生电容的CMOS器件。 CMOS器件和在第二方向上延伸，以沿着具有由器件隔离膜限定的有源区的第一方向上延伸，所以不同也相交的第一mitje衬底内，有源区被分成具有一个典型的两个区域 第一栅极结构被布置在的区域中，在所述第二栅极结构之间的第2边界区域和所述设置在布置在分离的区域中第一mitje第二区域，所述元件薄膜为比第一mitje第二栅极结构更小的，介电 具有具有恒定线的第三栅极结构的栅极，在被布置在邻近该第一栅极结构被布置在第一杂质层和相邻于具有第一导电类型的第二第二栅极结构，所述有源区上的有源区 以及具有导电类型的第二杂质层。 通过抑制CMOS器件的寄生电容可以提高AC性能。

公开(公告)号：KR1020160052950A

公开(公告)日：2016-05-13

申请号：KR1020140148527

申请日：2014-10-29

Applicant: 삼성전자주식회사

Inventor： 박성일 ,  김문현 ,  김웅기 ,  조근휘 ,  전휘찬 ,  김동원 ,  하대원

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/41775 ,  H01L29/0653 ,  H01L29/41791 ,  H01L29/456 ,  H01L29/66545 ,  H01L29/78 ,  H01L29/785 ,  H01L29/7813 ,  H01L29/7812

Abstract: 활성영역상의게이트패턴및 컨택패턴을포함하는반도체소자가설명된다. 상기컨택패턴은상기게이트패턴과가까운리세스부, 및상기게이트패턴과먼 라이징부를포함한다. 상기게이트패턴은게이트절연층, 및상기게이트절연층 상의게이트전극을포함한다. 상기리세스부의상면은상기라이징부의상면보다낮다.

Abstract translation: 公开了一种在有源区域上包括栅极图案和接触图案的半导体器件。 接触图案具有接近栅极图案的凹陷部分和远离栅极图案的上升部分。 栅极图案包括栅极绝缘层和栅极绝缘层上的栅电极。 凹部的上表面比上升部的顶面低。

公开(公告)号：KR1020160017855A

公开(公告)日：2016-02-17

申请号：KR1020140101221

申请日：2014-08-06

Applicant: 삼성전자주식회사

Inventor： 조근휘 ,  박성일 ,  홍병학 ,  후카이,토시노리 ,  김문현 ,  김웅기 ,  박수혜 ,  김동원 ,  하대원

IPC: H01L29/78

CPC classification number: H01L29/7845 ,  H01L21/28123 ,  H01L21/82385 ,  H01L21/823871 ,  H01L27/0207 ,  H01L27/088 ,  H01L27/092 ,  H01L29/0649 ,  H01L29/42356 ,  H01L29/66545 ,  H01L29/785 ,  H01L29/7831 ,  H01L29/7834

Abstract: 성능개선을위한패턴구조가적용된반도체장치가제공된다. 상기반도체장치는, 소자분리막을사이에두고제1 방향으로이격된제1 및제2 액티브영역, 제1 액티브영역상에제1 방향과교차하는제2 방향으로연장되어형성되는제1 노말게이트, 일부는소자분리막의일단과오버랩되고나머지일부는제1 액티브영역과오버랩되고, 제1 노말게이트와제1 방향으로이격되어형성된제1 더미게이트, 일부는소자분리막의타단과오버랩되고나머지일부는제2 액티브영역과오버랩되어형성되는제2 더미게이트, 제1 노말게이트와제1 더미게이트사이의소오스또는드레인영역상에형성되는제1 노말소오스또는드레인콘택; 및소자분리막상에제1 및제2 더미게이트와비오버랩되어형성되고, 제1 노말소오스또는드레인콘택과다른크기를가지는더미콘택을포함한다.

Abstract translation: 提供了应用图案结构以提高性能的半导体器件。 半导体器件包括：跨器件分离膜沿第一方向分离的第一和第二有源区; 在与第一方向交叉的第二方向上在第一有源区域上延伸的第一正常栅极; 第一伪栅极，其具有与器件分离膜的端部重叠的部分，其另一部分与第一有源区域重叠，并且通过在第一方向上与第一正常栅极分离形成; 第二伪栅极，具有与器件分离膜的另一端重叠的部分，并且另一端与第二有源区域重叠; 形成在第一正常栅极和第一虚拟栅极之间的源极或漏极区域上的第一正常源极或漏极接触; 以及通过与第一和第二伪栅极不重叠而形成的虚拟接触，并且具有与第一正常源极或漏极接触件不同的尺寸。