公开(公告)号：KR100630689B1

公开(公告)日：2006-10-02

申请号：KR1020040052971

申请日：2004-07-08

Applicant: 삼성전자주식회사

Inventor： 박덕서 ,  박형무

IPC: H01L27/108

CPC classification number: H01L28/75

Abstract: 트렌치형 MIM 커패시터를 구현하는 데 있어서 구조적으로 취약한 트렌치 에지 부분에서의 스트레스를 낮출 수 있는 반도체 소자의 제조 방법을 개시한다. 본 발명에 따른 반도체 소자는 커패시터 형성부 및 배선 형성부에 걸쳐 연장되어 있는 층간절연막과, 커패시터 형성부에서 층간절연막을 관통하여 형성되고, 하부 전극, 유전막 및 상부 전극을 포함하는 커패시터와, 배선 형성부에서 층간절연막을 관통하여 형성되어 있는 콘택 플러그를 포함한다. 상기 상부 전극과 콘택 플러그는 서로 다른 물질로 구성된다. 본 발명에 따른 반도체 소자의 제조 방법에서는 배선 형성부에서 텅스텐으로 구성되는 플러그를 먼저 형성한 후, 하부 전극을 노출시키는 트렌치를 형성하고, 그 안에 유전막 및 상부 전극을 형성하여 커패시터를 완성한다.
트렌치, MIM, 커패시터, 텅스텐, 스트레스, 비아홀

公开(公告)号：KR1020060062364A

公开(公告)日：2006-06-12

申请号：KR1020040101183

申请日：2004-12-03

Applicant: 삼성전자주식회사

Inventor： 박덕서

IPC: H01L27/04

CPC classification number: H01L23/5223 ,  H01L28/91 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 금속배선 공정과 정합할 수 있는 본 발명의 금속-절연체-금속 커패시터는 서로 다른 층에 있는 금속배선층을 이용하여 트렌치를 형성하고 상기 트렌치 영역 내부에 노출된 서로 다른 층에 있는 금속배선층 또는 트렌치 영역을 따라(conformally) 형성된 도전막을 하부전극으로 이용하므로 동일면적에서 커패시턴스 용량을 최대화할 수 있다.
MIM 커패시터, 트렌치

公开(公告)号：KR1020160078613A

公开(公告)日：2016-07-05

申请号：KR1020140188109

申请日：2014-12-24

Applicant: 삼성전자주식회사

Inventor： 박덕서 ,  정상일 ,  문창록

IPC: H01L27/146

CPC classification number: H01L27/14643 ,  H01L27/14603 ,  H01L27/14607 ,  H01L27/1461 ,  H01L27/14612 ,  H01L27/14614 ,  H01L27/1463 ,  H01L27/14689 ,  H01L27/146 ,  H01L27/14601

Abstract: 이미지센서가제공된다. 이미지센서는반도체기판; 상기반도체기판내에배치되어상기반도체기판의활성영역을정의하되, 상기활성영역은서로이격하는제1 및제2 영역들, 및상기제1 및제2 영역들사이의제3 영역을포함하는, 소자분리막; 상기반도체기판에형성되며, 상기제1 영역에서상기제3 영역으로연장되는트렌치; 상기제3 영역내의상기트렌치에배치된게이트전극; 상기제1 영역에배치되며, 상기트렌치와수직적으로중첩되는광전변환부; 및상기제2 영역에배치된부유확산영역을포함한다.

Abstract translation: 提供图像传感器。 图像传感器包括半导体衬底; 包括的器件隔离层被布置在半导体衬底中并限定限定第一和第二区域的半导体衬底的有源区和在第一和第二区之间的第三区; 沟槽，其形成在所述半导体衬底中并从所述第一区域延伸到所述第三区域; 布置在第三区域的沟槽中的栅电极; 光电转换部，其布置在所述第一区域中并与所述沟槽垂直重叠; 以及布置在第二区域中的浮动扩散区域。 因此，可以提高图像传感器的全部容量。

公开(公告)号：KR100763232B1

公开(公告)日：2007-10-04

申请号：KR1020060091338

申请日：2006-09-20

Applicant: 삼성전자주식회사

Inventor： 오태석 ,  박덕서 ,  홍종욱 ,  오정혁

IPC: H01L27/146

CPC classification number: H01L27/14685 ,  H01L27/14625 ,  H01L27/14636

Abstract: A manufacturing method of an image sensor is provided to cure plasma damages generated in manufacturing the image sensor, thereby reducing a dark current and improving property of the image sensor. A photoelectric transformation portion and an interlayer insulating film are formed in a semiconductor substrate(S10). Metal wires and an inter-metal insulating film for filling a gap between the metal wires are formed on the interlayer insulating film(S20). A part of the inter-metal insulating film and the interlayer insulating film is removed and an opening is formed in an upper part of the photoelectric transformation portion(S30). An upper side of the photoelectric transformation portion is cured by irradiating light to the opening(S40), and a light transmitting part for filling the opening is formed(S60).

Abstract translation: 提供了一种图像传感器的制造方法，用于固化在制造图像传感器时产生的等离子体损伤，从而减少暗电流并提高图像传感器的性能。 在半导体衬底中形成光电转换部分和层间绝缘膜（S10）。 金属线和用于填充金属线之间的间隙的金属间绝缘膜形成在层间绝缘膜上（S20）。 除去金属间绝缘膜和层间绝缘膜的一部分，并在光电变换部的上部形成开口（S30）。 通过向开口照射光使光电变换部的上侧固化（S40），形成用于填充开口的透光部（S60）。

公开(公告)号：KR1020060004781A

公开(公告)日：2006-01-16

申请号：KR1020040052971

申请日：2004-07-08

Applicant: 삼성전자주식회사

Inventor： 박덕서 ,  박형무

IPC: H01L27/108

CPC classification number: H01L28/75

Abstract: 트렌치형 MIM 커패시터를 구현하는 데 있어서 구조적으로 취약한 트렌치 에지 부분에서의 스트레스를 낮출 수 있는 반도체 소자 및 그 제조 방법을 개시한다. 본 발명에 따른 반도체 소자는 커패시터 형성부 및 배선 형성부에 걸쳐 연장되어 있는 층간절연막과, 커패시터 형성부에서 층간절연막을 관통하여 형성되고, 하부 전극, 유전막 및 상부 전극을 포함하는 커패시터와, 배선 형성부에서 층간절연막을 관통하여 형성되어 있는 콘택 플러그를 포함한다. 상기 상부 전극과 콘택 플러그는 서로 다른 물질로 구성된다. 본 발명에 따른 반도체 소자의 제조 방법에서는 배선 형성부에서 텅스텐으로 구성되는 플러그를 먼저 형성한 후, 하부 전극을 노출시키는 트렌치를 형성하고, 그 안에 유전막 및 상부 전극을 형성하여 커패시터를 완성한다.
트렌치, MIM, 커패시터, 텅스텐, 스트레스, 비아홀

公开(公告)号：KR100706227B1

公开(公告)日：2007-04-11

申请号：KR1020040101183

申请日：2004-12-03

Applicant: 삼성전자주식회사

Inventor： 박덕서

IPC: H01L27/04

CPC classification number: H01L23/5223 ,  H01L28/91 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 금속배선 공정과 정합할 수 있는 본 발명의 금속-절연체-금속 커패시터는 서로 다른 층에 있는 금속배선층을 이용하여 트렌치를 형성하고 상기 트렌치 영역 내부에 노출된 서로 다른 층에 있는 금속배선층 또는 트렌치 영역을 따라(conformally) 형성된 도전막을 하부전극으로 이용하므로 동일면적에서 커패시턴스 용량을 최대화할 수 있다.
MIM 커패시터, 트렌치

公开(公告)号：KR1020050030256A

公开(公告)日：2005-03-30

申请号：KR1020030066446

申请日：2003-09-25

Applicant: 삼성전자주식회사

Inventor： 유정박 ,  박호우 ,  박덕서

IPC: H01L21/60

CPC classification number: H01L24/05 ,  H01L24/03 ,  H01L2224/02166 ,  H01L2224/05 ,  H01L2924/01075

Abstract: A method of manufacturing a semiconductor device is provided to simplify manufacturing processes and to improve productivity by forming a re-wiring pattern without a bonding pad plug process. A protection layer(230) is formed on a semiconductor substrate(200) with a first metal pattern(220). A bonding pad is provided by forming a first opening for exposing the first metal pattern to the outside in the protection layer. A second metal film is formed thereon. A reflow process is performed on the resultant structure to improve contact resistance between the first metal pattern and the second metal film and to improve the profile of the second metal film. A rewiring pattern(270) is electrically connected with the first metal pattern through the bonding pad on the second metal film. A stress lessening layer(280) is formed on the resultant structure. A bump pad is provided by forming a second opening for exposing partially the rewiring layer to the outside in the stress lessening layer.

Abstract translation: 提供一种制造半导体器件的方法，以简化制造工艺并通过在没有焊盘插头工艺的情况下形成再布线图案来提高生产率。 在具有第一金属图案（220）的半导体衬底（200）上形成保护层（230）。 通过形成用于将第一金属图案暴露于保护层中的外部的第一开口来提供焊盘。 在其上形成第二金属膜。 对所得结构进行回流处理，以改善第一金属图案和第二金属膜之间的接触电阻并改善第二金属膜的轮廓。 再布线图案（270）通过第二金属膜上的接合焊盘与第一金属图案电连接。 在所得结构上形成应力减轻层（280）。 通过形成第二开口来提供凸块，用于将应力减轻层中的再布线层部分地暴露于外部。

公开(公告)号：KR1020040106704A

公开(公告)日：2004-12-18

申请号：KR1020030037518

申请日：2003-06-11

Applicant: 삼성전자주식회사

Inventor： 박덕서 ,  박형무 ,  유정박

IPC: H01L21/3205

Abstract: PURPOSE: A method of forming a metal line of a semiconductor device is provided to reduce a resistance by securing a contact area between a via and the metal line. CONSTITUTION: A via hole is formed by etching partially an insulating layer of a semiconductor substrate(200). The via hole is buried by forming a first metal layer on the insulating layer. A via(230a) including an erosion region is formed by removing a first metal layer within the via hole. A second metal layer is formed by coating a metal material on the via including the erosion region and the insulating layer. A metal pattern contacting the entire upper surface of the via is formed by etching partially the second metal layer.

Abstract translation: 目的：提供一种形成半导体器件的金属线的方法，以通过确保通孔和金属线之间的接触面积来减小电阻。 构成：通过部分蚀刻半导体衬底（200）的绝缘层形成通孔。 通过在绝缘层上形成第一金属层来掩埋通孔。 通过去除通孔内的第一金属层来形成包括侵蚀区域的通孔（230a）。 通过在包括侵蚀区域和绝缘层的通孔上涂覆金属材料形成第二金属层。 通过部分地蚀刻第二金属层来形成接触通孔的整个上表面的金属图案。