公开(公告)号：KR1020030012994A

公开(公告)日：2003-02-14

申请号：KR1020010047266

申请日：2001-08-06

Applicant: 삼성전자주식회사

Inventor： 변형직 ,  김진호

IPC: H01L23/48

CPC classification number: H01L25/0657 ,  H01L23/3128 ,  H01L23/49816 ,  H01L24/48 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06586 ,  H01L2924/00014 ,  H01L2924/01077 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: PURPOSE: A TBGA(Tape Ball Grid Array) package having ball land pad which is isolated with an adhesive and manufacturing method thereof and a multi chip package are provided to prevent generation of a crack on a ball land pad by removing a contact between an adhesive and a ball land pad. CONSTITUTION: A TBGA package(10) is formed by mounting a semiconductor chip(11) on a tape circuit board(20). A plurality of solder balls(39) are used as an external connection terminal. The tape circuit board(20) has a base film, a ball land pad(24), and a substrate junction pad. The ball land pad(24) is formed on a lower face of the base film. The substrate junction pad is formed around the ball land pad(24). The ball land pad(24) and the substrate junction pad are connected to each other by a predetermined circuit line. The substrate junction pad is opened partially by a through-hole(25). The base film is formed with polyimide material. The ball land pad(24) and the substrate junction pad are formed with a conductive metal material such as copper. An active face having a chip pad(12) is formed on the semiconductor chip(11). The chip pad(12) and the substrate junction pad are connected to each other by using a bonding wire(35).

Abstract translation: 目的：提供一种具有用粘合剂隔离并具有制造方法和多芯片封装的球焊盘的TBGA（带状球栅阵列）封装，以防止通过去除粘合剂之间的接触而在球焊盘上产生裂缝 和一个球地垫。 构成：通过将半导体芯片（11）安装在带电路板（20）上而形成TBGA封装（10）。 多个焊球（39）用作外部连接端子。 带状电路板（20）具有基膜，球状焊盘（pad）和衬底接合垫。 球垫垫（24）形成在基膜的下表面上。 衬底接合垫围绕球焊台（24）形成。 球焊垫（24）和衬底接合垫通过预定的电路线相互连接。 衬底接合垫部分地由通孔（25）打开。 基膜由聚酰亚胺材料形成。 球形焊盘（24）和基板结垫由导电金属材料（例如铜）形成。 在半导体芯片（11）上形成有具有芯片焊盘（12）的主动面。 芯片焊盘（12）和衬底接合焊盘通过使用接合线（35）彼此连接。

公开(公告)号：KR1020010027290A

公开(公告)日：2001-04-06

申请号：KR1019990038987

申请日：1999-09-13

Applicant: 삼성전자주식회사

Inventor： 변형직

IPC: H01L25/00

CPC classification number: H01L2224/11

Abstract: PURPOSE: A method for manufacturing a chip scale type semiconductor package using a flip chip bonding is provided to prevent damage of solder bumps and a semiconductor chip. CONSTITUTION: In the method, a plurality of chip pads(2) are formed on the semiconductor chip(1), and a chip passivation layer(3) is formed on the chip(1) except the chip pads(2). Thereafter, under barrier metal patterns(4) are formed on the respective chip pads(2), and dummy metal patterns(5) are then formed thereon. Next, solder bumps(6) are formed on the respective dummy metal patterns(5). On the other hand, a plurality of substrate pads(12) are formed on a printed circuit substrate(11), and a substrate passivation layer(13) is formed on the circuit substrate(11) except the substrate pads(12). Then, a lower and an upper plating pattern(14,15) are sequentially formed on the respective substrate pads(12), and dummy solder bumps(16) are formed on the respective upper plating patterns(15). After that, while the chip(1) faces the substrate(11), the solder bumps(6) and the dummy solder bumps(16) are joined together.

Abstract translation: 目的：提供一种使用倒装芯片接合来制造芯片级半导体封装的方法，以防止焊料凸块和半导体芯片的损坏。 构成：在该方法中，在半导体芯片（1）上形成有多个芯片焊盘（2），在除了芯片焊盘（2）之外的芯片（1）上形成有芯片钝化层（3）。 此后，在各个芯片焊盘（2）上形成阻挡金属图案（4），然后在其上形成虚拟金属图案（5）。 接下来，在各个虚拟金属图案（5）上形成焊料凸点（6）。 另一方面，在印刷电路基板（11）上形成有多个基板焊盘（12），在基板（12）之外的电路基板（11）上形成有基板钝化层（13）。 然后，在各个基板焊盘（12）上依次形成下电镀图形（14,15），在各上板电镀图案（15）上形成虚焊焊点（16）。 之后，当芯片（1）面向衬底（11）时，焊料凸起（6）和虚拟焊料凸块（16）接合在一起。

公开(公告)号：KR1019980036812A

公开(公告)日：1998-08-05

申请号：KR1019960055435

申请日：1996-11-19

Applicant: 삼성전자주식회사

Inventor： 변형직

IPC: H01L23/48

Abstract: 복수 개의 전극 패드를 갖는 반도체 칩, 상기 전극 패드와 전기적으로 연결되는 내부 리드, 상기 내부 리드와 일체형으로 형성되는 외부 리드, 상기 반도체 칩의 전기적 기능을 외부 환경으로부터 보호하기 위하여 상기 반도체 칩과 상기 내부 리드를 포함하도록 봉지 수지로 형성되는 봉지부를 구비하는 단위 패키지를 복수개 적층하여 형성되는 적층형 반도체 칩 패키지에 있어서, 상부에 위치하는 상기 단위 패키지의 외부 리드가 하부에 위치하는 상기 단위 패키지의 외부 리드 상부와 도전성 접착수단으로 접합되어 상기 단위 패키지가 수직으로 적층되며, 상기 외부 리드가 접합되는 부위가 소정의 형태로 형성된 홈을 가지며, 상기 홈에 접착 수단이 들어차 있는 것을 특징으로 하는 적층형 반도체 칩 패키지 및 그 제조 방법을 제공함으로써, 단위 � ��키지간의 접합에 필요한 도전성 접착 수단의 양을 조절하여 리드간의 안정적 접합을 이루어 리드의 접합부에서 발생되는 크랙이나 리드의 불완전 결합을 방지하는 효과가 있다.

公开(公告)号：KR1020050023842A

公开(公告)日：2005-03-10

申请号：KR1020030061372

申请日：2003-09-03

Applicant: 삼성전자주식회사

Inventor： 변형직 ,  이용관

IPC: H01L21/56

CPC classification number: H01L2224/16225 ,  H01L2924/181 ,  H01L2924/00012

Abstract: PURPOSE: A semiconductor module with a group molding portion is provided to cope with the change of the semiconductor chip size and the semiconductor module layout by converting the individual molding method into the group molding method in the seal of a semiconductor device. CONSTITUTION: Semiconductor devices(110) are mounted on a module board(102). Individual devices(104) are also mounted on the module board. A group molding portion(120) is formed by sealing simultaneously two or more of semiconductor devices. The semiconductor devices are a kind of WLP(Wafer Level Package) that solder balls are attached onto a bare chip. The semiconductor devices are mounted on the both surfaces of the upper and lower sides of the module board.

Abstract translation: 目的：提供具有组成型部的半导体模块，以通过将单个成型方法转换为半导体器件的密封中的组成型方法来应对半导体芯片尺寸和半导体模块布局的变化。 构成：将半导体器件（110）安装在模块板（102）上。 单个设备（104）也安装在模块板上。 通过同时密封两个或更多个半导体器件来形成组模制部分（120）。 半导体器件是一种将焊锡球附着在裸芯片上的WLP（Wafer Level Package）。 半导体器件安装在模块板的上侧和下侧的两个表面上。

公开(公告)号：KR1020030050664A

公开(公告)日：2003-06-25

申请号：KR1020010081163

申请日：2001-12-19

Applicant: 삼성전자주식회사

Inventor： 변형직 ,  신운하 ,  이근아

IPC: H01L21/56

CPC classification number: H01L2224/4824 ,  H01L2224/73215 ,  H01L2224/97 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/00012

Abstract: PURPOSE: A mold die for a WBGA(Wire Ball Grid Array) package and the WBGA package manufactured by using the same are provided to be capable of simply forming the first and second resin encapsulating part, easily controlling the height of the first resin encapsulating part, and preventing the damage of corner portions near to the back side of a semiconductor chip by simultaneously filling the first and second cavities using encapsulant and controlling the depth of the first cavity. CONSTITUTION: A mold die(190) is provided with a lower die(170) having the first cavities(172) corresponding to windows(122) and an upper die(180) having the second cavities(182) corresponding to a tape circuit board(120) located between semiconductor chips(110). At this time, the first and second resin encapsulating part are simultaneously formed by filling the first and second cavities of the molding die using liquid encapsulant.

Abstract translation: 目的：提供一种用于WBGA（线状球栅阵列）封装的模具模具和使用该模具制造的WBGA封装件，以能够简单地形成第一和第二树脂封装部件，从而容易地控制第一树脂封装部件的高度 并且通过使用密封剂同时填充第一和第二空腔并控制第一腔的深度来防止靠近半导体芯片的背面的拐角部分的损坏。 构造：模具模具（190）设置有具有对应于窗口（122）的第一空腔（172）的下模具（170）和具有对应于带状电路板的第二空腔（182）的上模具（180） （120）位于半导体芯片（110）之间。 此时，通过使用液体密封剂填充成型模具的第一和第二空腔同时形成第一和第二树脂封装部分。

公开(公告)号：KR100196286B1

公开(公告)日：1999-06-15

申请号：KR1019960038727

申请日：1996-09-06

Applicant: 삼성전자주식회사

Inventor： 윤종상 ,  변형직

IPC: H01L21/60

CPC classification number: H01L2224/11 ,  H01L2924/00012

Abstract: 본 발명은 회로 기판 또는 반도체 웨이퍼와 같은 기판의 전극 패드 상에 스크린 프린트 방식으로 금속 범프를 제조하는 방법에 관한 것으로서, 종래의 스크린 프린트 방식에서 문제점으로 대두되던 금속 범프의 높이의 제한, 금속 페이스트 간의 단락 현상 등을 해결하기 위하여, 마스크의 개구부를 가로 세로의 비율이 서로 다른 타원 형상으로 형성함으로써 일정한 패드 피치를 유지하고 마스크의 두께를 증가시키지 않으면서도 전사되는 금속 페이스트의 양을 늘릴 수 있기 때문에 충분한 높이를 가지는 금속 범프를 제조할 수 있을 뿐만 아니라, 기판의 보호막을 부분적으로 제거하여 마스크의 개구부와 동일한 형상 및 크기를 가지는 트랙을 형성함으로써 전극 패드에 전사되는 금속 페이스트의 무너짐 또는 흘러내림을 방지할 수 있어서 예기치 않� � 단락 불량을 방지할 수 있다.

公开(公告)号：KR100566780B1

公开(公告)日：2006-04-03

申请号：KR1019990038610

申请日：1999-09-10

Applicant: 삼성전자주식회사

Inventor： 심종보 ,  변형직 ,  류주현

IPC: H01L23/13

Abstract: 본 발명은 패키지 몸체의 뒷면을 연마하여 두께를 줄인 단위 반도체 칩 패키지를 적층하여 멀티 칩 패키지를 제조하는 방법과 이 방법을 이용하여 제조하는 적층형 멀티 칩 패키지에 관한 것이다. 이러한 목적을 달성하기 위해서 본 발명은 복수개의 단위 반도체 칩 패키지를 적층하여 멀티 칩 패키지를 제조하는 적층형 멀티 칩 패키지 제조 방법에 있어서, (A) 집적 회로가 형성된 활성면과 집적 회로가 형성되지 않은 비활성면을 갖는 반도체 칩을 준비하는 단계; (B) 내부 리드 및 외부 리드를 갖는 리드프레임을 준비하는 단계; (C) 반도체 칩을 리드프레임에 탑재하는 단계; (D) 반도체 칩의 활성면과 리드프레임의 내부 리드를 전기적으로 연결하는 단계; (E) 반도체 칩, 내부 리드 및 반도체 칩과 내부 리드의 전기적 연결 부분을 봉지하는 패키지 몸체를 형성하여 단위 반도체 칩 패키지를 제조하는 성형 단계; (F) 단위 반도체 칩 패키지의 하부를 일부 제거하여 단위 반도체 칩 패키지의 두께를 얇게 하는 배면 연마 단계; (G) 배면 연마 단계가 완료된 복수개의 단위 반도체 칩 패키지를 적층하는 단계; 및 (H) 적층된 단위 반도체 칩 패키지의 패키지 몸체 외부로 돌출된 외부 리드를 전기적으로 연결하는 단계를 포함하는 것을 특징으로 하는 적층형 멀티 칩 패키지 제조 방법과 이와 같은 방법에 의하여 제조한 적층형 멀티 칩 패키지를 제공한다. 따라서, 본 발명에 의하면 동일한 공간 내에 더 많은 단위 반도체 칩 패키지를 적층한 멀티 칩 패키지를 제조할 수 있다.
멀티 칩 패키지, 적층, 배면 연마(Backside Lapping), 클립 리드, TSOP

公开(公告)号：KR100476667B1

公开(公告)日：2005-08-10

申请号：KR1019970048625

申请日：1997-09-25

Applicant: 삼성전자주식회사

Inventor： 변형직

IPC: H01L23/50

Abstract: 본 발명은 다이패드에 측면돌기부들을 형성하여 봉지체의 박리 및 균열을 방지하도록 한 리드프레임 및 이를 이용한 반도체칩패키지에 관한 것이다.
본 발명의 목적은 다이패드의 구조를 변경하여 반도체칩패키지의 균열 발생을 억제하도록 한 리드프레임 및 이를 이용한 반도체칩패키지를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 리드프레임은 다이패드의 측면을 따라 곡형 측면돌기부들이 일체로 연결되고 상기 측면돌기부에 관통홀이 형성되는 구조로 이루어진 것을 특징으로 한다.
또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 리드프레임을 이용한 반도체칩패키지는 다이패드의 곡형 측면돌기부들과 봉지체와의 접촉면적을 확대하고 관통홀에 봉지체를 충전하는 구조로 이루어진 것을 특징으로 한다.
따라서, 본 발명은 다이패드의 곡형 측면돌기부가 봉지체와의 결합력을 증대하고 응력 발생을 억제하며 관통홀 내의 봉지체가 반도체칩을 기준으로 상, 하 봉지체를 연결하여 다이패드와 봉지체 사이의 계면에서의 박리 발생 및 균열 진전을 억제할 수 있다.

公开(公告)号：KR1020050013774A

公开(公告)日：2005-02-05

申请号：KR1020030052329

申请日：2003-07-29

Applicant: 삼성전자주식회사

Inventor： 변형직 ,  김윤경

IPC: H01L21/60

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: A method of fabricating a BGA package is provided to improve reliability of a solder joint without changing a structure of solder balls or exchanging raw materials for solder ball. CONSTITUTION: A test BGA package(10) including a PCB having a connection terminal of a circuit pattern, a semiconductor chip, a wire, a resin sealant, and solder balls is prepared. The test BGA package is mounted on a solder joint reliability test module board. A solder joint reliability test for the test BGA package and the solder joint reliability test module board is performed. A test for a solder joint reliability test module is performed to detect the solder balls having cracks. The test BGA package is changed to a BGA package by setting the cracked solder balls as no-connection pins, pins, grounding pins, dummy pins, and power supply pins. The BGA package is fabricated by connecting the semiconductor chip and the circuit pattern of the semiconductor chip by the wire.

Abstract translation: 目的：提供一种制造BGA封装的方法，以改善焊点的可靠性，而不会改变焊球的结构或更换焊球的原料。 构成：制备包括具有电路图案的连接端子的PCB的测试BGA封装（10），半导体芯片，线，树脂密封剂和焊球。 测试BGA封装安装在焊点可靠性测试模块板上。 执行测试BGA封装和焊点可靠性测试模块板的焊点可靠性测试。 执行焊点可靠性测试模块的测试以检测具有裂纹的焊球。 通过将破裂的焊球设置为无连接引脚，引脚，接地引脚，虚拟引脚和电源引脚，将测试BGA封装更改为BGA封装。 BGA封装是通过用导线连接半导体芯片和半导体芯片的电路图案来制造的。

公开(公告)号：KR100426391B1

公开(公告)日：2004-05-17

申请号：KR1019970032282

申请日：1997-07-11

Applicant: 삼성전자주식회사

Inventor： 변형직 ,  정태경

IPC: H01L21/28

Abstract: PURPOSE: A method for fabricating a metal bump is provided to fabricate a metal bump of a uniform size by depositing uniform metal balls disposed on a polymer film by a reflow solder process on a conductive pad like a PCB(printed circuit board). CONSTITUTION: An adhesion layer(152) is formed on a sub substrate(150), having adhesion with metal paste at room temperature and losing adhesion at a high temperature. A mask with a hole pattern is placed on the adhesion layer of the sub substrate so that the metal paste is screen-printed in the hole pattern. The mask is separated from the sub substrate to form the metal paste filled in the hole pattern on the adhesion layer. A reflow solder process is performed on the metal paste to form metal balls(136). A main substrate(110) with a conductive pad(112) is pressed to the metal balls. The metal balls are deposited on the conductive pad of the main substrate by a reflow solder process while the sub substrate and the main substrate are pressed in which the metal balls exist between the sub substrate and the main substrate. The sub substrate is separated from the metal balls on which the conductive pad is deposited so that the metal balls are deposited on the conductive pad of the main substrate to become a metal bump.