-
公开(公告)号：WO2022080734A1
公开(公告)日：2022-04-21
申请号：PCT/KR2021/013624
申请日：2021-10-05
Applicant: 삼성전자주식회사
IPC: G09G5/22
Abstract: 디스플레이 장치가 개시된다. 디스플레이 장치는, 제1 해상도의 컨텐츠를 제1 프레임 레이트로 출력 가능한 디스플레이 패널, 통신 인터페이스, 통신 인터페이스를 통해 제1 해상도의 컨텐츠가 수신되고 컨텐츠의 프레임 레이트가 제1 프레임 레이트면, 수신된 컨텐츠의 해상도를 제2 해상도로 조정하고, 제2 해상도의 컨텐츠에 대한 보간 프레임을 생성하고, 보간 프레임이 포함된 제2 해상도의 컨텐츠를 제1 프레임 레이트보다 큰 제2 프레임 레이트로 출력하도록 디스플레이 패널을 제어하는 프로세서를 포함한다.
-
-
公开(公告)号：KR1020120090352A
公开(公告)日：2012-08-17
申请号：KR1020110010725
申请日：2011-02-07
Applicant: 삼성전자주식회사
Inventor： 신종철
IPC: H01L27/146
CPC classification number: H01L27/14643 , H01L27/14607 , H01L27/14614 , H01L27/14616 , H01L27/14638 , H01L27/1464 , H01L27/14645 , H01L27/14689 , H01L27/14625
Abstract: PURPOSE: An image sensor is provided to reduce a dark current and a white spot phenomenon due to surface defect by inserting a transfer gate electrode into a semiconductor substrate. CONSTITUTION: A semiconductor substrate has a light-receiving region. A gate electrode(123) is inserted within a semiconductor substrate. The light-receiving region comprises a bottom impurity region, a top impurity region, and a channel region. The gate electrode is inserted into the channel region. The gate electrode is formed into a ring shape surrounding the top impurity region. The upper surface of the gate electrode is lower than or equal to the upper surface of the semiconductor substrate. The boundary surface of the bottom impurity region and the channel region is flat.
Abstract translation: 目的：提供一种图像传感器，用于通过将传输栅电极插入到半导体衬底中来减少由于表面缺陷引起的暗电流和白点现象。 构成：半导体衬底具有光接收区域。 栅电极（123）插入半导体衬底内。 光接收区域包括底部杂质区域，顶部杂质区域和沟道区域。 栅电极插入沟道区。 栅电极形成为围绕顶部杂质区域的环形。 栅电极的上表面低于或等于半导体衬底的上表面。 底部杂质区域和沟道区域的边界表面是平坦的。
-
公开(公告)号：KR1020080047907A
公开(公告)日：2008-05-30
申请号：KR1020060117910
申请日：2006-11-27
Applicant: 삼성전자주식회사
IPC: G11C11/4076
CPC classification number: G06F13/1684 , G06F12/0253 , G06F13/1642 , Y02D10/13 , Y02D10/14
Abstract: A partial access apparatus of a dynamic random access memory and a method thereof are provided to obtain higher data transmission rate, by reducing garbage cycle in case of access request for a DRAM. According to a partial access apparatus of a dynamic random access memory including a memory controller(302) to control the dynamic random access memory, the memory controller includes a first sub controller(303) and a second sub controller(304). The first sub controller controls a first dynamic random access memory, and the second sub controller controls a second dynamic random access memory. The first sub controller allocates first continuous data with length smaller than or equal to burst length of the dynamic random access memories to a first dynamic random access memory(104).
Abstract translation: 提供了一种动态随机存取存储器的部分存取装置及其方法，用于通过在对DRAM进行访问请求的情况下减少垃圾循环来获得更高的数据传输速率。 根据包括用于控制动态随机存取存储器的存储器控制器（302）的动态随机存取存储器的部分存取装置，存储器控制器包括第一子控制器（303）和第二副控制器（304）。 第一子控制器控制第一动态随机存取存储器，第二子控制器控制第二动态随机存取存储器。 第一子控制器将长度小于或等于动态随机存取存储器的突发长度的第一连续数据分配给第一动态随机存取存储器（104）。
-
5.发明授权동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템 失效用于将像素数据映射的映射方法和视频系统包括相同的像素数据组到存储器的同一个存储区地址
公开(公告)号：KR100817057B1
公开(公告)日：2008-03-26
申请号：KR1020060082916
申请日：2006-08-30
Applicant: 삼성전자주식회사
CPC classification number: H04N5/14 , H04N7/01 , H04N19/182 , H04N19/426
Abstract: 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및 비디오 시스템이 개시된다. 본 발명에 따른 화면의 픽셀 데이터의 위치와 메모리의 어드레스 사이의 매핑 방법은 픽셀 데이터 그룹 구분 단계 및 어드레스 매핑 단계를 구비한다. 픽셀 데이터 그룹 구분 단계는 상기 화면의 픽셀 데이터들을 적어도 하나의 픽셀 데이터 그룹으로 구분한다. 어드레스 매핑 단계는 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을 상기 메모리의 동일한 뱅크 어드레스로 매핑한다.
-
Patent Agency Ranking
公开(公告)号：KR100614793B1
公开(公告)日：2006-08-22
申请号：KR1020040076547
申请日：2004-09-23
Applicant: 삼성전자주식회사
IPC: H01L27/146 , H01L31/10
CPC classification number: H01L27/14685 , H01L27/14623 , H01L27/1463
Abstract: 차광 영역에서의 광차단 효과가 향상되는 이미지 센서 및 그 제조 방법에서, 상기 이미지 센서는 기판 표면 아래에 구비되는 포토다이오드와, 상기 기판 상에 형성되는 층간 절연막과, 상기 층간 절연막 내부에 구비되는 금속층 패턴과, 상기 층간 절연막 상에 상기 금속층 패턴과 적어도 일부분이 중첩되도록 위치하는 더미 패턴 및 상기 더미 패턴을 둘러싸도록 구비되고, 상기 포토다이오드의 적어도 일부분이 중첩되도록 위치하는 상부 차광막 패턴을 포함한다. 상기 이미지 센서는 광 차단 효과가 향상되어 기준 신호를 더욱 정확하게 출력할 수 있다.
-
公开(公告)号：KR1020060087160A
公开(公告)日：2006-08-02
申请号：KR1020050008047
申请日：2005-01-28
Applicant: 삼성전자주식회사
IPC: H04B1/38
Abstract: 본 발명은 휴대용 단말기의 회전성 카메라 모듈에 있어서, 렌즈 하우징; 상기 렌즈 하우징으로부터 연장되어 단말기 상에 상기 렌즈 하우징을 회전 가능하게 결합시키는 회전 지지축; 상기 렌즈 하우징과 단말기 사이에 개재되어 상기 렌즈 하우징 회전시 마찰력을 제공하는 실리콘 패드; 상기 회전 지지축 상에 돌출 형성된 적어도 하나 이상의 돌기; 및 상기 단말기 상에 탄성 지지되고, 상기 렌즈 하우징이 회전함에 따라 상기 돌기와 간섭되는 캠을 구비함을 특징으로 하는 휴대용 단말기의 회전성 카메라 모듈을 개시한다. 상기와 같이 구성된 실리콘 패드가 렌즈 하우징이 회전하는 동안 마찰력을 제공하여 사용자에게 안정감을 제공하고, 렌즈 하우징의 회전이 멈춰진 상태에서도 고정 상태를 안정되게 유지시킬 수 있다. 또한, 회전 지지축 상에 형성된 돌기와 탄성력을 제공받는 캠이 상호 간섭되어 렌즈 하우징의 제한된 회전 범위를 사용자가 쉽게 인지할 수 있게 하여 카메라 모듈의 가요성 회로의 파손을 방지할 수 있다.
단말기, 카메라, 회전, 실리콘 패드, 캠-
公开(公告)号：KR1020060040065A
公开(公告)日：2006-05-10
申请号：KR1020040089255
申请日：2004-11-04
Applicant: 삼성전자주식회사
IPC: H01L27/146 , H01L31/10
CPC classification number: H01L27/14616 , H01L27/1461 , H01L27/14689
Abstract: N형의 포토다이오드 위에 있는 HAD (hole accumulated device) 영역의 표면에 얕은 표면 확산 영역이 형성되어 있는 CMOS 이미지 센서 및 그 제조 방법에 관하여 개시한다. 본 발명에 따른 CMOS 이미지 센서는 반도체 기판에 그 표면으로부터 제1 깊이까지 형성되어 있는 제1 도전형의 포토다이오드와, 상기 포토다이오드의 위에서 상기 반도체 기판의 표면으로부터 상기 제1 깊이보다 얕은 제2 깊이까지 형성된 제1 도전형과 반대인 제2 도전형의 HAD 영역과, 상기 HAD 영역 위에서 상기 반도체 기판의 표면으로부터 상기 제2 깊이보다 얕은 제3 깊이까지 형성된 상기 제1 도전형의 표면 확산 영역을 포함한다.
CMOS 이미지 센서, 포토다이오드, HAD, 백점, 계면 결함Abstract translation: 一种CMOS图像传感器及其制造方法，其中，在NAD光电二极管上的HAD（空穴积累元件）区域的表面上形成浅表面扩散区域。 根据本发明的CMOS图像传感器包括：半导体衬底，具有在半导体衬底上从其表面到第一深度形成的第一导电类型光电二极管;以及第二深度 以及从半导体衬底的表面到比第二深度浅的第三深度形成在HAD区域上的第二导电型表面扩散区域。 的。
-
公开(公告)号：KR100515019B1
公开(公告)日：2005-11-29
申请号：KR1019970042218
申请日：1997-08-28
Applicant: 삼성전자주식회사
Inventor： 신종철
IPC: H01L27/146
Abstract: 본 발명의 따른 CCD형 이미지 센서의 단위 화소는 N형의 반도체 기판과; 상기 반도체 기판 상에 형성된 게이트 산화막과; 상기 게이트 산화막 상에 형성된 게이트 전극과; 상기 반도체 기판 내에 형성된 P형의 웰 영역과; 상기 게이트 전극 하부의 상기 P형의 웰 영역 내에 형성되어 있되, 상기 게이트 전극의 폭 보다 상대적으로 작은 폭을 갖도록 형성된 N형의 제 1 불순물 영역과; 상기 게이트 전극의 일측 하부의 상기 웰 영역 내에 상기 게이트 전극과 소정 부분이 중첩되도록 형성된 N형의 제 2 불순물 영역과; 상기 게이트 전극 하부에 형성되어 있되, 상기 제 1 및 제 2 불순물 영역들 사이에 형성된 P형의 제 3 불순물 영역 및; 상기 제 1 불순물 영역 하부의 중앙부에 형성되어 있되, 상기 제 1 불순물 영역의 폭 보다 상대적으로 작은 폭을 갖도록 형성된 P형의 제 4 불순물 영역을 포함한다.
-
公开(公告)号：KR1020050096385A
公开(公告)日：2005-10-06
申请号：KR1020040021568
申请日：2004-03-30
Applicant: 삼성전자주식회사
IPC: G06F12/08
Abstract: 버스의 성능변화에 따라 캐쉬 메모리의 라인 사이즈를 변경시킬 수 있는 시스템과 방법이 제시된다. 상기 캐쉬 메모리 시스템은 버스를 통하여 외부 메모리와 통신을 하는 캐쉬 컨트롤러, 요구신호를 발생하고 상기 요구신호를 상기 캐쉬 컨트롤러로 전송하는 프로세서, 상기 캐쉬 컨트롤러에 접속되고 상기 요구신호에 기초하여 발생된 데이터 요구신호에 기초하여 상기 외부 메모리로부터 패취된 데이터를 저장하기 위한 캐쉬 메모리, 및 상기 캐쉬 컨트롤러로부터 출력된 제어신호에 기초하여 상기 버스의 성능을 측정하고 라인 사이즈 제어신호를 출력하는 버스성능 측정회로를 구비한다. 상기 캐쉬 컨트롤러는 상기 라인 사이즈 제어신호를 수신하고, 상기 라인 사이즈 제어신호에 기초하여 상기 캐쉬 메모리의 라인 사이즈를 변경시킨다.
-
-
-
-
-
-
-
-
-
Search Results
91
records
(took 0.03 seconds)
