-
-
公开(公告)号：KR101727270B1
公开(公告)日：2017-04-17
申请号：KR1020100083681
申请日：2010-08-27
Applicant: 삼성전자주식회사
IPC: H01L27/146
Abstract: 본발명은이미지센서를제공한다. 상기이미지센서는반도체기판내에수직적으로중첩되어제공된복수개의광전변환부들, 및상기반도체기판내로연장된트랜스퍼게이트를포함함으로써, 많은신호전하가생성되고센싱마진이향상된다. 상기이미지센서의트랜스퍼트랜지스터는표면채널, 사이드채널및 매몰채널을갖기때문에, 신호전하의전달속도가빨라지고이미지래그가거의없어질수 있다.
Abstract translation: 本发明提供了一种图像传感器。 图像传感器包括垂直堆叠在半导体衬底中的多个光电转换部分以及延伸到半导体衬底中的传输门，从而产生大量信号电荷并且提高感测裕度。 由于图像传感器的传输晶体管具有表面沟道，侧沟道和掩埋沟道，因此可以增加信号电荷的传输速度并且可以基本上消除图像滞后。
-
公开(公告)号：KR101493874B1
公开(公告)日：2015-02-16
申请号：KR1020080112221
申请日：2008-11-12
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247 , H01L23/62
CPC classification number: G11C13/0004 , G11C13/0007 , G11C2213/32 , G11C2213/34 , G11C2213/71 , H01L27/101 , H01L27/249 , H01L45/04 , H01L45/12 , H01L45/1226 , H01L45/146 , H01L45/1666
Abstract: 본 발명에 따른 비휘발성 메모리 소자는, 수평 방향으로는 길이로 연장되고 수직 방향으로는 복수의 층들로 적층되어 있고 서로 평행하게 배치된 복수의 수평 전극들; 상기 수평 전극들과 교차되도록 배치되고 수직 방향으로는 길이로 연장되고 서로 평행하게 배치된 복수의 수직 전극들; 상기 수평 전극들 및 수직 전극들 사이에 형성되고 저항 변화를 저장할 수 있는 복수의 데이터 저장층들; 및 상기 수평 전극들 및 상기 수직 전극들의 교차 영역에 개재된 복수의 반응 방지층들을 포함한다.
비휘발성 메모리, 저항 변화, 반응 방지층, 실리사이드 반응-
公开(公告)号：KR1020130127814A
公开(公告)日：2013-11-25
申请号：KR1020120051603
申请日：2012-05-15
Applicant: 삼성전자주식회사
IPC: H01L27/146
CPC classification number: H01L27/1463 , H01L27/144 , H01L27/146 , H01L27/14601 , H01L27/14607 , H01L27/1464 , H01L27/14643 , H01L27/14683 , H01L27/14687 , H01L27/14689
Abstract: A semiconductor device and a method for fabricating the same are provided. The semiconductor device according to the technical idea of the present invention, a back side type image sensor semiconductor device includes a substrate having a front side and a backs side facing the front side, first P regions adjacent to the back side and separated from each other, N regions separated from each other in the substrate corresponding to the lower part of the first P region, and second P regions adjacent to the back side and formed between the first P regions.
Abstract translation: 提供半导体器件及其制造方法。 根据本发明的技术思想的半导体器件，背面型图像传感器半导体器件包括具有与前侧相对的前侧和背面的基板，与背面相邻并彼此分离的第一P区域 在与第一P区域的下部对应的基板中分离的N个区域和与背面相邻并形成在第一P区域之间的第二P区域。
-
公开(公告)号：KR101320519B1
公开(公告)日：2013-10-23
申请号：KR1020060070881
申请日：2006-07-27
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247 , B82Y10/00
CPC classification number: G11C16/0433 , G11C16/0491 , G11C16/10 , H01L27/115 , H01L27/11521 , H01L27/11524 , H01L27/11568
Abstract: 낸드 타입의 플래시 메모리 소자 및 노어 타입의 플래시 메모리 소자의 단점을 동시에 극복할 수 있는 비휘발성 메모리 소자가 제공된다. 비휘발성 메모리 소자는 하나의 스트링에 교차 연결된 제 1 및 제 2 비트 라인들을 포함한다. 제 1 및 제 2 메모리 트랜지스터들은 제 1 및 제 2 비트 라인들 사이의 스트링 부분에 포함되고, 제어 게이트 및 스토리지 노드를 각각 포함한다. 제 1 패스 트랜지스터는 제 1 비트 라인 및 제 1 메모리 트랜지스터 사이의 스트링 부분에 포함되고, 제 1 패스 게이트를 포함한다. 제 2 패스 트랜지스터는 제 2 메모리 트랜지스터 및 제 2 비트 라인 사이의 스트링 부분에 포함되고, 제 2 패스 게이트를 포함한다. 제 3 패스 트랜지스터는 제 1 및 제 2 메모리 트랜지스터들 사이의 스트링 부분에 포함되고, 제 3 패스 게이트를 포함한다. 제 3 비트 라인은 제 3 패스 트랜지스터의 채널에 연결된다. 그리고, 워드 라인은 제 1 및 제 2 메모리 트랜지스터들의 제어 게이트에 공통으로 연결된다.
-
Patent Agency Ranking
公开(公告)号：KR101225641B1
公开(公告)日：2013-01-24
申请号：KR1020060135005
申请日：2006-12-27
Applicant: 삼성전자주식회사
IPC: H01L21/336
CPC classification number: H01L29/785 , H01L21/76897 , H01L29/41791 , H01L29/66795 , H01L29/66825 , H01L29/66833 , H01L29/7851 , H01L29/7881 , H01L29/792 , H01L2029/7858
Abstract: 핀 구조물의 안정성을 높이고 콘택 플러그의 신뢰성을 높일 수 있는 반도체 소자 및 그 제조 방법이 제공된다. 반도체 소자는 반도체 기판, 반도체 기둥 및 콘택 플러그를 포함한다. 반도체 기판은 활성영역으로 이용되는 적어도 한 쌍의 핀들을 포함한다. 반도체 기둥은 한 쌍의 핀들의 일부분 사이에 이 핀들을 연결하도록 개재된다. 그리고, 콘택 플러그는 한 쌍의 핀들의 상면에 전기적으로 연결되도록 반도체 기둥 상에 형성된다.
-
公开(公告)号：KR1020100001260A
公开(公告)日：2010-01-06
申请号：KR1020080061110
申请日：2008-06-26
Applicant: 삼성전자주식회사
IPC: H01L21/8247
CPC classification number: H01L27/1021 , H01L27/101 , H01L27/2409 , H01L27/249 , H01L45/04 , H01L45/06 , H01L45/1226 , H01L45/144 , H01L45/146
Abstract: PURPOSE: A non-volatile memory device and a method of fabricating the same are provided to implement high integrated non-volatile memory device by locally forming a junction layer on the sidewall of a first electrode. CONSTITUTION: In a device, a second electrode(160) is arranged in order to cross with a first electrode(110). A data storage layer(130) is formed at a crossing potion of the second electrode and the first electrode. A metal silicide layer(145) is formed at the crossing potion of the second electrode and the first electrode. The first electrode includes a semiconductor of a first conductive type. The first semiconductor touches with the metal silicide layer in order to form a Schottky diode. The junction layer(140) is placed between the first electrode and the metal silicide layer. The junction layer includes the second semiconductor of a second conductive type.
Abstract translation: 目的：提供非易失性存储器件及其制造方法以通过在第一电极的侧壁局部形成结层来实现高集成非易失性存储器件。 构成：在器件中，第二电极（160）被布置成与第一电极（110）交叉。 数据存储层（130）形成在第二电极和第一电极的交叉部分处。 在第二电极和第一电极的交叉部分处形成金属硅化物层（145）。 第一电极包括第一导电类型的半导体。 第一半导体与金属硅化物层接触以形成肖特基二极管。 结层（140）被放置在第一电极和金属硅化物层之间。 结层包括第二导电类型的第二半导体。
-
公开(公告)号：KR1020090119178A
公开(公告)日：2009-11-19
申请号：KR1020080045060
申请日：2008-05-15
Applicant: 삼성전자주식회사
CPC classification number: G11C16/0483 , G11C16/10 , G11C16/3418 , G11C16/3427
Abstract: PURPOSE: An operation method of a non-volatile memory device for improving reliability without using channel boosting is provided to improve operation reliability of non-volatile memory device by preventing a single channel effect. CONSTITUTION: An operation method of a non-volatile memory device for improving reliability without using channel boosting is as follows. The non-selection bit lines for the selection bit line are set among bit line. Program voltage is applied on word line selected among word lines. The program voltage is authorized to the word line selected among word lines. The memory transistor combined with the selected word line within the selection bit line is programmed.
Abstract translation: 目的：提供一种用于在不使用信道增强的情况下提高可靠性的非易失性存储器件的操作方法，以通过防止单通道效应来提高非易失性存储器件的操作可靠性。 构成：用于在不使用信道增强的情况下提高可靠性的非易失性存储装置的操作方法如下。 选择位线的非选择位线在位线之间设置。 在字线选择的字线上施加编程电压。 程序电压被授权给在字线之间选择的字线。 与选择位线内的选定字线结合的存储晶体管被编程。
-
公开(公告)号：KR1020080076074A
公开(公告)日：2008-08-20
申请号：KR1020070015525
申请日：2007-02-14
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L29/792 , H01L21/28273 , H01L21/28282 , H01L27/11521 , H01L27/11556 , H01L27/11568 , H01L29/42332 , H01L29/42348 , H01L29/7881 , H01L29/7926 , H01L21/823475
Abstract: A non-volatile memory device and a manufacturing method thereof are provided to decrease a junction leakage current and an off-current by elongating a channel region along a protrusion portion. A non-volatile memory device includes a semiconductor substrate(105), a pair of control gate electrodes(155a), and a pair of charge storage layers(135a). The semiconductor substrate includes an active region, which is defined by a device isolation film. The active region includes a protrusion portion. The control gate electrodes cover both sides of the protrusion portion and are arranged to be apart from each other. The charge storage layers are applied on the both sides of the protrusion portion and between the control gate electrodes. The control gate electrodes are apart from each other on an upper surface of the protrusion portion.
Abstract translation: 提供了一种非易失性存储器件及其制造方法，通过沿着突出部延伸沟道区域来减小结漏电流和截止电流。 非易失性存储器件包括半导体衬底（105），一对控制栅电极（155a）和一对电荷存储层（135a）。 半导体衬底包括由器件隔离膜限定的有源区。 有源区域包括突出部分。 控制栅极电极覆盖突出部分的两侧并且被布置成彼此分开。 电荷存储层被施加在突出部分的两侧和控制栅电极之间。 控制栅电极在突出部的上表面上彼此分开。
-
公开(公告)号：KR100810387B1
公开(公告)日：2008-03-07
申请号：KR1020050002332
申请日：2005-01-10
Applicant: 삼성전자주식회사
Inventor： 구준모
IPC: H04N5/232
Abstract: 본 발명은 카메라 렌즈 모듈에서 이미지 센서의 비수평상태의 영상 신호를 감지하여 선택적으로 수평상태로 보정할 수 있도록 구성한 카메라 렌즈 모듈의 수평 보정 장치에 관한 것으로, 이를 위해 카메라 렌즈와 조리개를 거처 피사체의 상을 이미지 센서인 촬상 소자가 받아 들이고, 이를 신호화 하여 영상 신호 처리 장치로 인가하여 저장하는 카메라 렌즈 모듈을 구비된 전자기기에 있어서, 상기 영상 신호 처리 장치의 신호를 센서부에 인가하고, 상기 센서부에 의해 상기 영상 신호의 비수평상태를 감지함과 아울러 이를 신호화하여 마이컴에 인가하고, 상기 마이컴에서는 비수평율이 기설정된 기준값보다 클 경우 영상 신호를 수평 보정하는 수평 보정 장치부를 포함하여 이루어진 것을 특징으로 하며, 이에 따라. 카메라 렌즈 모듈의 사용을 향상시킬 수 있고, 카메라 렌즈 모듈에서 선택적으로 비수평 상태를 보정할 수 있도록 구성함으로써, 사용자의 의도적으로 비수평 영상 상태로 입력가능하거나 비수평 영상 상태에서 보정하여 수평 상태로 입력할 수 있고, 이로인해 사용자의 사용 편의성을 증대시킬 수 있는 이점이 있다.
카메라 렌즈 모듈, 이미지 센서, 수평 보정 장치부, 가속도 센서부.
-
-
-
-
-
-
-
-
-
Search Results
84
records
(took 0.035 seconds)
