中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

11 records (took 0.019 seconds)

    인쇄 회로 기판 및 이를 포함하는 반도체 패키지
    1.
    发明公开
    인쇄 회로 기판 및 이를 포함하는 반도체 패키지 无效
    印刷电路板和具有该印刷电路板的半导体封装

    公开(公告)号：KR1020070077567A

    公开(公告)日：2007-07-27

    申请号：KR1020060007171

    申请日：2006-01-24

    Applicant: 삼성전자주식회사

    Inventor： 안미현 ,  장태섭

    IPC: H05K3/42

    CPC classification number: H05K3/429 ,  H05K1/113 ,  H05K13/06

    Abstract: A printed circuit board and a semiconductor package having the same are provided to obtain high performance by suppressing degradation of adhesive characteristics of a photo-solder resist and an insulating layer. An insulating layer(110) includes terminal pads(161,162) to be connected to external terminals and includes via holes(151,152). A first conductive line(121) is extended from the terminal pads to the via holes in a mesh pattern. A second conductive line(125) is formed on the same plane as the plane of the first conductive line in order to improve a conductive characteristic of the first conductive line. The second conductive line is extended linearly from the terminal pad to the via holes.

    Abstract translation: 提供印刷电路板和具有该印刷电路板的半导体封装以通过抑制光阻焊剂和绝缘层的粘合特性的劣化来获得高性能。 绝缘层（110）包括要连接到外部端子并包括通孔（151,152）的端子焊盘（161,162）。 第一导电线（121）以网状图案从端子焊盘延伸到通孔。 第二导线（125）形成在与第一导线的平面相同的平面上，以便改善第一导线的导电特性。 第二导线从端子焊盘线性地延伸到通孔。

    접착테이프 스트립 및 이를 채용한 칩 스케일형 반도체 패키지
    2.
    发明授权
    접착테이프 스트립 및 이를 채용한 칩 스케일형 반도체 패키지 失效
    附带带和芯片级半导体封装采用相同的

    公开(公告)号：KR100697623B1

    公开(公告)日：2007-03-22

    申请号：KR1019990034094

    申请日：1999-08-18

    Applicant: 삼성전자주식회사

    Inventor： 장태섭 ,  안미현 ,  정도수 ,  권대훈

    IPC: H01L23/50

    Abstract: 본 발명은 접착테이프 스트립 및 이를 채용한 칩 스케일형 반도체 패키지에 관한 것으로, 본 발명에서는 절단용 노치들의 일부에 빔리드들의 절단을 극대화시키기 위한 커팅 그루브들을 추가로 형성시킴과 아울러, 수지봉지체와의 접촉이 예상되는 빔리드들의 일정 부위에 빔리드들의 유동을 방지하기 위한 고정앵커들을 추가로 형성시킨다.
    이러한 본 발명이 실시되는 경우, 빔리드들의 절단용 노치는 상술한 그루브들의 형성에 의해 취약한 구조를 이룰 수 있기 때문에, 생산라인에서는 비록, 화학적인 부식공정의 오류로 인해, 최종 완성되는 절단용 노치의 외양 정확도가 크게 저감되었다 하더라도, 적정 수준 이상의 "빔리드들 절단 용이성"을 제공받을 수 있으며, 결국, 빔리드들의 절단공정을 좀더 원활하게 수행할 수 있다.
    또한, 본 발명이 달성되는 경우, 수지봉지체와의 접촉이 예상되는 빔리드들의 일정 부위에는 빔리드들의 유동을 방지하기 위한 고정앵커들이 추가로 형성되기 때문에, 만약, 반도체 패키지가 전자기기에 실장되어 지속적인 회로동작을 장시간 수행하는 경우, 빔리드들은 비록, 열적응력의 반복적인 누적에 의해 강한 열충격이 장시간 가해지더라도, 상술한 고정앵커들의 작용에 의해 견고한 고정상태를 지속적으로 유지할 수 있게 되고, 결국, 예측하지 못한 손상을 미리 방지받을 수 있다.

    반도체 메모리 소자의 패드배열구조 및 그의 구동방법
    3.
    发明授权
    반도체 메모리 소자의 패드배열구조 및 그의 구동방법 失效
    반도체메모리소자의패드배열구조및그의구동방반

    公开(公告)号：KR100380409B1

    公开(公告)日：2003-04-11

    申请号：KR1020010002951

    申请日：2001-01-18

    Applicant: 삼성전자주식회사

    Inventor： 안미현 ,  이정배

    IPC: G11C7/00

    CPC classification number: H01L23/50 ,  G11C5/025 ,  G11C2207/105 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: A semiconductor memory device comprising control pads and input/output I/O pads capable of reducing the data path for reading and writing data in a cell array, and a method for driving the semiconductor memory device are included. The semiconductor memory device comprises a plurality of memory banks arranged at a cell region of a memory chip, and a plurality of control pads and a plurality of I/O pads, separately arranged from each other at the memory chip, for reading/writing data from/in the memory banks, wherein the plurality of control pads and I/O pads are dispersed at the peripheral region between adjacent memory banks and at the outer portions of the memory banks.

    Abstract translation: 包括能够减少用于在单元阵列中读取和写入数据的数据路径的控制焊盘和输入/输出I / O焊盘的半导体存储器件以及用于驱动该半导体存储器件的方法。 半导体存储器件包括布置在存储器芯片的单元区域处的多个存储体和在存储芯片处彼此分离地布置的用于读取/写入数据的多个控制焊盘和多个I / O焊盘 来自/存储体中，其中多个控制焊盘和I / O焊盘分散在相邻存储体之间的外围区域和存储体的外部。

    접착테이프 스트립 및 이를 채용한 칩 스케일형 반도체 패키지
    4.
    发明公开
    접착테이프 스트립 및 이를 채용한 칩 스케일형 반도체 패키지 失效
    粘合带条和切片尺寸类型的半导体封装使用它

    公开(公告)号：KR1020010018229A

    公开(公告)日：2001-03-05

    申请号：KR1019990034094

    申请日：1999-08-18

    Applicant: 삼성전자주식회사

    Inventor： 장태섭 ,  안미현 ,  정도수 ,  권대훈

    IPC: H01L23/50

    Abstract: PURPOSE: An adhesive tape strip is provided to maximize cutting of beam leads by additionally installing cutting grooves in a portion of cutting notches, and to prevent the beam leads from fluctuating by additionally installing fixed anchors in a portion of the beam leads which is likely to contact a resin encapsulating material. CONSTITUTION: A plurality of solder ball windows(14) make a hole in an adhesive film(13). Beam leads(16) are buried in a lower portion of the adhesive film, and have cutting notches(16a) in a predetermined portion exposed to a side of the adhesive film. One end of the beam leads is exposed to a surface of the adhesive film through the solder ball windows, and the other end of the beam leads is extended and exposed to a side of the adhesive film. Grooves(16b) are installed in the cutting notches to promote cutting the beam leads.

    Abstract translation: 目的：提供胶带条以通过在切割凹口的一部分中另外安装切割槽来最大限度地切割波束引线，并且通过在光束引线的一部分中另外安装固定锚定件来防止波束引起波动 接触树脂封装材料。 构成：多个焊球（14）在粘合膜（13）中形成孔。 光束引线（16）埋在粘合膜的下部，并且在暴露于粘合膜的一侧的预定部分中具有切口（16a）。 光束引线的一端通过焊球窗口暴露于粘合膜的表面，并且光束引线的另一端延伸并暴露于粘合膜的一侧。 凹槽（16b）安装在切割凹口中以促进切割光束引线。

    반도체 메모리 소자의 패드배열구조 및 그의 구동방법
    7.
    发明公开
    반도체 메모리 소자의 패드배열구조 및 그의 구동방법 失效
    半导体存储器件的PAD布置结构及其驱动方法

    公开(公告)号：KR1020020061872A

    公开(公告)日：2002-07-25

    申请号：KR1020010002951

    申请日：2001-01-18

    Applicant: 삼성전자주식회사

    Inventor： 안미현 ,  이정배

    IPC: G11C7/00

    CPC classification number: H01L23/50 ,  G11C5/025 ,  G11C2207/105 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: PURPOSE: A pad arrangement structure of a semiconductor memory device and a driving method thereof are provided, which reduces a data path by arranging a control pad and an input/output pad dispersively. CONSTITUTION: According to the semiconductor memory device comprising a number of memory banks(BA21-BA22) arranged on a cell region of a memory chip(20) and a number of control pads(CPAD2) to read/write data of the memory bank and a number of input/output pads, the above control pads and the above input/output pads are arranged on a peripheral region between memory banks and on an outer part of each memory bank dispersively. The control pads are arranged in a line on the peripheral region of the memory chip, and the input/output pads are arranged on the outer part of the memory banks.

    Abstract translation: 目的：提供半导体存储器件的衬垫布置结构及其驱动方法，其通过分散布置控制焊盘和输入/输出焊盘来减少数据路径。 构成：根据包括布置在存储芯片（20）的单元区域上的多个存储体（BA21-BA22）和多个用于读/写数据的控制焊盘（CPAD2）的半导体存储器件，以及 多个输入/输出焊盘，上述控制焊盘和上述输入/输出焊盘分别布置在存储体之间的周边区域和每个存储体的外部。 控制焊盘在存储芯片的外围区域上排列成一行，并且输入/输出焊盘被布置在存储体的外部。

    멀티 칩 반도체 패키지
    8.
    发明公开
    멀티 칩 반도체 패키지 无效
    具有多芯片的半导体封装

    公开(公告)号：KR1020010025874A

    公开(公告)日：2001-04-06

    申请号：KR1019990036924

    申请日：1999-09-01

    Applicant: 삼성전자주식회사

    Inventor： 최기원 ,  강선원 ,  송영희 ,  안미현

    IPC: H01L23/13

    CPC classification number: H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00

    Abstract: PURPOSE: A semiconductor package with multi-chip is provided to execute a wire bonding without breakage of an upper chip regardless of the chip size. CONSTITUTION: An adhesive(240) is applied between bonding pads to attach a lower chip(220) on a PCB(Printed Circuit Board)(210). The lower chip(220) is attached between the bonding pads. The bonding pad is wire bound with the bonding pad on the lower chip(220) by a wire bounder(262). An epoxy filler(250) is formed in the space between the lower chip(220) and an upper chip(230) on the PCB(210). After spreading the epoxy filler(250) and the adhesive(240) on the lower chip(220), the upper chip(230) is die attached. Wire bounder connects the bonding pad of the upper chip(230) and the bonding pad of the PCB(210) using a wire(264). Encapsulation is executed to cover the upper chip(230) using an epoxy molding compound. Solder ball(280) is stuck on the solder ball pad(217) at the backside of the PCB(210).

    Abstract translation: 目的：提供具有多芯片的半导体封装以执行引线键合而不破坏上部芯片，而与芯片尺寸无关。 构成：将粘合剂（240）施加在接合焊盘之间以将下部芯片（220）附接到PCB（印刷电路板）（210）上。 下芯片（220）安装在焊盘之间。 接合焊盘通过引线限制器（262）与下芯片（220）上的接合焊盘线接合。 在PCB（210）上的下芯片（220）和上芯片（230）之间的空间中形成环氧填料（250）。 在将环氧填料（250）和粘合剂（240）铺展在下芯片（220）上之后，上芯片（230）被模具附着。 接线端子使用导线（264）连接上芯片（230）的接合焊盘和PCB（210）的接合焊盘。 执行封装以使用环氧模塑料覆盖上芯片（230）。 将焊球（280）粘贴在PCB（210）的背面的焊球垫（217）上。

Patent Agency Ranking