-
公开(公告)号：KR100621436B1
公开(公告)日：2006-09-07
申请号：KR1019990027019
申请日：1999-07-06
Applicant: 삼성전자주식회사
IPC: H01L23/48
Abstract: 반도체 칩이 부착된 상부 리드프레임 및 하부 리드프레임중 상부 리드프레임의 인너 리드의 좌굴이 방지되도록 상부 리드 프레임에 트러스트 구조를 갖는 리드 변형 방지부를 형성함과 동시에 상부 리드프레임의 더미 리드를 개별화하기 위하여 절단할 때 더미 리드와 겹쳐져 있는 하부 리드 프레임의 아웃터 리드가 절단되지 않도록 한 리드프레임 구조를 갖는 멀티 칩 패키지에 관한 것으로, 본 발명에 의하면 반도체 칩이 전기적으로 연결된 2 개의 리드 프레임을 적층한 후 몰드 수지에 의하여 몰딩하는 멀티 칩 반도체 패키지에서 리드 프레임에 외부로부터 전달된 외력에 의하여 리드의 변형이 발생되지 않도록 하는 리드 변형 방지부를 형성하여 리드 프레임 취급 과정에서 리드의 변형이 발생되는 것을 최소화하여 리드 변형에 따른 불량 요인을 대폭 감소시키는 효과가 있다.
멀티 칩 패키지, 리드 변형-
公开(公告)号：KR1020010017869A
公开(公告)日：2001-03-05
申请号：KR1019990033608
申请日：1999-08-16
Applicant: 삼성전자주식회사
IPC: H01L23/10
CPC classification number: H01L2224/11
Abstract: PURPOSE: A multichip semiconductor package is provided to prevent a signal delay between semiconductor chips and decrease thermal stress between the semiconductor chips, by rearranging a position of a bonding pad to make the chips having different sizes bonded to each other by a flip bonding method, and by packaging the flip-chip bonded chips by a ball grid array package method. CONSTITUTION: The first semiconductor chip has the first solder bump by which bonding pads crowded around a portion of an overall area are rearranged and have a uniform pattern regarding the overall area. The semiconductor chip has the second and third solder bumps. The second solder bump makes bonding pads crowded around a portion of an overall area rearranged and have a uniform pattern regarding the overall area. The third solder bump makes bonding pads crowded around a portion of an overall area rearranged and installed near the second solder bump. A signal input/output unit inputs a signal to the second semiconductor chip from an external apparatus, and outputs the signal to the external apparatus from the second semiconductor chip.
Abstract translation: 目的：提供一种多芯片半导体封装，通过重新排列焊盘的位置，通过翻转接合方式使具有不同尺寸的芯片彼此接合，从而防止半导体芯片之间的信号延迟并降低半导体芯片之间的热应力， 并通过球栅阵列封装方法封装倒装芯片接合芯片。 构成：第一半导体芯片具有第一焊料凸块，通过该第一焊料凸块重新排列在整个区域的一部分周围的焊盘，并且具有关于整个面积的均匀图案。 半导体芯片具有第二和第三焊料凸块。 第二焊料凸点使得焊盘在整个区域的一部分上重新排列，并且具有关于总体面积的均匀图案。 第三焊料凸点使得焊盘在整个区域的一部分周围挤压，并重新布置并安装在第二焊料凸块附近。 信号输入/输出单元从外部设备向第二半导体芯片输入信号，并将信号从第二半导体芯片输出到外部设备。
-
公开(公告)号：KR1020000002908A
公开(公告)日：2000-01-15
申请号：KR1019980023888
申请日：1998-06-24
Applicant: 삼성전자주식회사
IPC: H01L21/60
CPC classification number: H01L24/50 , H01L23/3114 , H01L23/49572 , H01L23/49582 , H01L2224/131 , H01L2224/13144 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/0105 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01327 , H01L2924/12042 , H01L2924/12044 , H01L2924/15311 , H01L2924/014 , H01L2924/00014 , H01L2924/00
Abstract: PURPOSE: A production method for a chip scale package is provided to improve the soldering between a solder ball and a substrate pad bonded on a solder ball pad. CONSTITUTION: The production method for a chip scale package comprises a step of: preparing a tape wiring substrate adhered an elastomer(50) having a certain thickness in one face of a polyimide tape(24); spreading a pre-flux(82) into a connection hole(23); forming a bean lead(60) by gilding a copper wiring(30) on a window(22); sticking a semiconductor chip into the elastomer; jointing the semiconductor chip and the beam lead; stitching the jointed part of the semiconductor chip and the beam lead; contacting a solder ball(68) into the copper wiring exposed in the connection hole.
Abstract translation: 目的：提供一种用于芯片级封装的生产方法，以改善焊球与焊球焊盘上焊盘之间的焊接。 构成：芯片级封装的制造方法包括以下步骤：在聚酰亚胺胶带（24）的一面中制备粘附有一定厚度的弹性体（50）的胶带布线基板; 将预通量（82）扩散到连接孔（23）中; 通过在窗口（22）上敷设铜线（30）形成豆丝（60）; 将半导体芯片粘贴到弹性体中; 连接半导体芯片和光束引线; 缝合半导体芯片和光束引线的接合部分; 将焊球（68）接触到暴露在连接孔中的铜布线中。
-
公开(公告)号：KR1019990085636A
公开(公告)日：1999-12-15
申请号：KR1019980018185
申请日：1998-05-20
Applicant: 삼성전자주식회사
IPC: H01L23/48
Abstract: 본 발명은 구리계 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로, 다이 패드와 반도체 칩의 열팽창률의 차이에 따른 칩이 휘거나 깨지는 불량을 억제하기 위하여, 다이 패드를 네 개의 단위 다이 패드로 구분하고, 인접한 단위 다이 패드를 적어도 한번 이상의 굴곡이 형성된 패드 링크 바로 연결된 구리계 리드 프레임 및 그를 이용한 반도체 칩 패키지를 제공한다. 특히, 패드 링크 바는 다이 패드에서의 길이 변화를 흡수하여 반도체 칩에 작용할 수 있는 응력을 최소화하며 패키지의 신뢰성 테스트 등에서 패키지가 깨지는 불량을 억제한다
-
公开(公告)号：KR100235308B1
公开(公告)日：1999-12-15
申请号：KR1019970029706
申请日：1997-06-30
Applicant: 삼성전자주식회사
IPC: H01L23/48
CPC classification number: H01L23/49551 , H01L23/49503 , H01L24/48 , H01L24/49 , H01L2224/48091 , H01L2224/48247 , H01L2224/49171 , H01L2924/00014 , H01L2924/01078 , H01L2924/07802 , H01L2924/181 , H01L2924/00 , H01L2224/45015 , H01L2924/207 , H01L2224/45099 , H01L2224/05599 , H01L2224/85399 , H01L2924/00012
Abstract: 반도체 칩보다 크기가 작은 소형 다이패드를 사용하는 반도체 칩 패키지에서 몰딩수지의 미충전이나 다이패드의 변형 등을 방지하기 위하여, 반도체 칩이 부착되는 다이패드를 조립공정으로 유지하기 위한 타이바에 몰딩수지의 충전제의 크기보다 많이 이격된 하향단차와 상향단차를 형성한다. 소형 다이패드는 원형으로 형성하며, 다이패드의 중심부에 관통구멍을 형성하여 몰딩수지가 반도체 칩의 밑면과 직접 접하도록 할 수 있다. 또한 내부리드를 절연성 접착 테이프로 연결, 고정하여 내부리드의 변형을 방지한다. 이러한 2중 굴곡된 타이바와 소형 다이패드를 갖는 패키지는 신뢰성이 향상되며, 많은 입출력을 요구하는 반도체 칩의 조립공정에 적합한 쿼드형 패키지에 적용될 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR100187715B1
公开(公告)日：1999-06-01
申请号：KR1019960034274
申请日：1996-08-19
Applicant: 삼성전자주식회사
IPC: H01L23/48
CPC classification number: H01L23/4951 , H01L24/45 , H01L24/48 , H01L2224/45144 , H01L2224/48091 , H01L2224/4824 , H01L2224/73215 , H01L2924/00014 , H01L2924/01079 , H01L2924/07802 , H01L2924/15311 , H01L2924/181 , H01L2924/30107 , H01L2924/00 , H01L2224/45015 , H01L2924/207
Abstract: 리드들이 복수 개의 열을 이루고 있고, 각각의 상기 리드들과 일체형으로 안착부들이 형성되어 있는 제 1리드 프레임과, 소정의 간격으로 배열되어 있는 복수 개의 외부 접속수단들과 각각의 상기 외부 접속수단들과 연결되어 일체형으로 형성되어 있는 타이바들을 갖는 제 2리드 프레임을 준비하는 단계; 상기 제 1리드 프레임의 각각의 상기 안착부에 상기 제 2리드 프레임의 상기 외부 접속수단이 위치하도록 하여 상기 제 1리드 프레임과 상기 제 2리드 프레임을 결합하는 단계; 결합된 상기 제 2리드 프레임의 상기 타이바를 절단하는 단계; 복수 개의 본딩 패드가 형성된 반도체 칩을 접착수단으로 상기 제 1리드 프레임의 상기 리드의 일면에 실장시키는 단계; 각각의 상기 본딩 패드와 그에 대응되는 상기 제 1리드 프레임의 상기 리드 말단을 전기적으로 연결하는 와이어 본딩 단계; 상기 제 2리드 프레임의 상기 외부 접속단자가 노출된 부분을 갖도록 하여 봉지하는 성형단계; 및 상기 제 1리드 프레임의 봉지되지 않은 상기 리드 부분을 절단하는 절단단계; 를 포함하는 것을 특징으로 하는 리드 프레임을 이용한 칩 스케일 패키지 제조 방법을 제공함으로써, 간단한 조립 공정이면서 기존의 공정을 그대로 사용 가능하여 용이하게 칩 스케일 패키지를 구현할 수 있는 효과를 나타내는 것을 특징으로 한다.
Abstract translation: 制造芯片尺寸封装的方法和通过该方法制造的芯片尺寸封装使用通过冲压工艺制备的第一和第二引线框架。 第一引线框架具有带有接收部件的引线，并且引线与引线框架的纵向侧轨整体形成。 当第二引线框架位于第一引线框架的顶部并附接到其上时，第二引线框架具有与引线的接收部分对准的外部连接。 可以使用位于两个引线框架的横向侧轨上的导向孔来容易地对准两个引线框架。 然后将半导体芯片粘附到第一引线框架的下侧，并且半导体芯片的焊盘电连接到第一引线框架的引线。 然后，两个引线框架和芯片被封装，只有第二引线框架的外部连接保持暴露于外部。 然后将焊球连接到外部连接以安装到基板上。 这种芯片尺寸的封装是便宜的，因为第一和第二引线框架可以通过冲压工艺生产，该冲压工艺比传统的半蚀刻工艺不那么复杂和便宜。
-
公开(公告)号：KR1019990031293A
公开(公告)日：1999-05-06
申请号：KR1019970051947
申请日：1997-10-10
Applicant: 삼성전자주식회사
IPC: H01L23/50
Abstract: 본 발명은 와이어 본더를 이용한 칩 스케일 패키지 및 제조 방법에 관한 것으로서, 인쇄 회로 기판에 반도체 칩을 접착시켜 실현하는 칩 스케일 패키지에 있어서, 전도성 회로 패턴이 형성된 인쇄 회로 기판을 반도체 칩의 활성면에 접착시키는 단계, 반도체 칩의 본딩 패드와 인쇄 회로 기판의 전도성 회로 패턴을 와이어 본더를 이용하여 전기적으로 연결시키는 단계; 인쇄 회로 기판면에 솔더 볼을 형성시키는 단계;로 칩 스케일 패키지를 제조함으로써, 기존의 조립 공정에서 사용되는 설비를 그대로 이용할 수 있고, 구조면에서도 단순하여 제조 비용 측면이나 수율면에서도 우수한 칩 스케일 패키지 제조할 수 있는 이점이 있다.
-
-
公开(公告)号：KR1019980082939A
公开(公告)日：1998-12-05
申请号：KR1019970018045
申请日：1997-05-10
Applicant: 삼성전자주식회사
IPC: H01L21/60
Abstract: 본 발명은 와이어본딩공정에서 리드프레임의 주변으로 질소가스를 공급하여 리드프레임의 표면산화를 방지하고 리드프레임을 히터블럭에 진공흡착하여 정확한 와이어본딩을 이룩하도록 한 와이어본딩용 히터블럭장치 및 이를 이용한 와이어본딩방법에 관한 것이다.
본 발명의 목적은 와이어본딩시 리드프레임의 변색과 표면산화를 방지하고 리드프레임의 흔들림을 방지하여 패키지의 신뢰도를 향상시키도록 한 와이어본딩용 히터블럭장치 및 이를 이용한 와이어본딩방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 와이어본딩용 히터블럭장치는 히터블럭장치의 내부에 가스공급용 홀과 진공흡착용 홀을 형성하여 와이어본딩되는 동안 가열되는 리드프레임의 주위로 질소를 토출시키고 또한 리드프레임을 히터블럭에 진공흡착시키는 것을 특징으로 한다. 따라서, 본 발명은 리드프레임을 와이어본딩하는 동안 리드프레임의 산화를 방지하고 리드프레임의 흔들림을 방지하여 패키지의 신뢰도를 향상시킨다.-
公开(公告)号：KR1019980048266A
公开(公告)日：1998-09-15
申请号：KR1019960066828
申请日：1996-12-17
Applicant: 삼성전자주식회사
IPC: H01L23/28
Abstract: 본 발명은, 리드 프레임을 이용한 적층 칩 패키지에 관한 것으로, 리드 프레임의 다이 패드의 상·하부면에 부착된 반도체 칩들이 종래에 전기적으로 연결된 리드 뿐만 아니라 전기적으로 연결되지 않았던 리드와도 전기적으로 연결됨으로써, 반도체 칩 패키지의 집적도를 향상시킬 수 있는 장점이 있다.
그리고, 상·하부 칩은 각기 독립된 외부 리드를 가지게 됨으로 신뢰성 테스트 과정에서 2개의 칩 중에서 1개의 칩이 동작하지 않더라도 최종 패키지 검사 과정에서 각각을―양품 칩, 반불량 칩, 불량 칩―분리하게 되면 기존의 방법을 사용하는 것에 있어서는 불량으로 처리가 되었지만, 본 발명에서는 검사 결과에 따라서 반불량 칩인 패키지를 분리하여 사용할 수 있는 장점이 있다.
또한, 리드 프레임을 중심으로 상·하부로 충진되는 성형 수지의 양이―상·하 칩의 크기에 따라서 조금은 차이가 나겠지만―거의 동일하기 때문에 상·하부의 성형 수지의 양의 차이에 의한 패키지가 휘는(warpage) 문제점을 극복할 수 있는 장점이 있다.
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.023 seconds)
