-
公开(公告)号：KR102223158B1
公开(公告)日：2021-03-05
申请号：KR1020140120782A
申请日：2014-09-12
Applicant: 삼성전자주식회사
CPC classification number: G11C7/04 , G06F3/0619 , G06F3/065 , G06F3/0685 , G11C11/40626
Abstract: 데이터 처리 시스템은 제1온도 ID를 저장하는 제1저장 장치를 포함하는 제1메모리 칩과, 제2온도 ID(C)를 저장하는 제2저장 장치를 포함하는 제2메모리 칩과, 주변 온도를 감지하고 온도 신호를 생성하는 온도 센서와, 초기화 시 상기 제1온도 ID와 상기 제2온도 ID를 리드하여 메모에 저장하고, 상기 메모리(260)에 저장된 상기 제1온도 ID와 상기 제2온도 ID와 상기 온도 신호에 응답하여 상기 제1메모리 칩과 상기 제2메모리 칩 중에서 어느 하나를 인에이블시키는 컨트롤러를 포함한다.
-
公开(公告)号：KR1020170046344A
公开(公告)日：2017-05-02
申请号：KR1020150146546
申请日：2015-10-21
Applicant: 삼성전자주식회사
CPC classification number: H01L22/32 , H01L23/49811 , H01L23/49838 , H01L27/0802 , H01L28/20
Abstract: 반도체장치및 이를포함하는반도체패키지가제공된다. 반도체장치및 이를포함하는반도체패키지는, 제1 반도체칩과전기적으로접속되는제1 단자, 제1 반도체칩과다른제2 반도체칩과전기적으로접속되는제2 단자, 제1 단자와제2 단자를전기적으로접속시키고, 제1 노드를포함하는제1 신호라인, 제1 반도체칩과제2 반도체칩 간에전송되는신호를모니터링하는테스터가접속되는제3 단자, 기준전압이인가되는제4 단자, 제3 단자와제4 단자를전기적으로접속시키고, 제2 노드를포함하는제2 신호라인, 제1 노드와제2 노드사이에접속되는제1 저항및 제2 노드에직접접속되고(directly connected), 제1 저항과다른제2 저항을포함한다.
Abstract translation: 提供了一种半导体器件和包括该半导体器件的半导体封装。 半导体器件和包括该半导体器件的半导体封装具有电连接到第一半导体芯片的第一端子，电连接到第一半导体芯片和第二半导体芯片的第二端子，第一端子和第二端子， 连接用于监视在半导体芯片之间传送的信号的测试器的第三端子，被施加参考电压的第四端子，被施加第三电压的第三端子， 端子和第四端子，第二信号线，包括第二节点，连接在第一节点和第二节点之间的第一电阻器，以及直接连接到第二节点的第二电阻器， 1，
-
公开(公告)号：KR1020160031165A
公开(公告)日：2016-03-22
申请号：KR1020140120782
申请日：2014-09-12
Applicant: 삼성전자주식회사
CPC classification number: G11C7/04 , G06F3/0619 , G06F3/065 , G06F3/0685 , G11C11/40626
Abstract: 데이터처리시스템은제1온도 ID를저장하는제1저장장치를포함하는제1메모리칩과, 제2온도 ID(C)를저장하는제2저장장치를포함하는제2메모리칩과, 주변온도를감지하고온도신호를생성하는온도센서와, 초기화시 상기제1온도 ID와상기제2온도 ID를리드하여메모에저장하고, 상기메모리(260)에저장된상기제1온도 ID와상기제2온도 ID와상기온도신호에응답하여상기제1메모리칩과상기제2메모리칩 중에서어느하나를인에이블시키는컨트롤러를포함한다.
Abstract translation: 本发明提供一种存储器件，其包括制造成在不同温度范围内工作的不同存储器芯片，以及包括该存储器件的数据处理系统。 数据处理系统包括：第一存储器芯片，包括用于存储第一温度ID的第一存储装置; 第二存储器芯片，包括用于存储第二温度ID（C）的第二存储装置; 用于感测周围区域的温度并产生温度信号的温度传感器; 以及控制器，用于读取第一温度ID和第二温度ID，并且在初始化期间将第一温度ID和第二温度ID存储在存储器中，并且使得第一存储器芯片或第二存储器芯片能够对应于第一温度ID和 存储在存储器（260）中的第二温度ID。
-
公开(公告)号：KR1020140100008A
公开(公告)日：2014-08-14
申请号：KR1020130012647
申请日：2013-02-05
Applicant: 삼성전자주식회사
CPC classification number: G06F9/4401 , G11C7/20 , G11C11/40 , G11C29/36 , G11C2029/0407
Abstract: In a method for operating a volatile memory device, a first initialization operation for the volatile memory device is performed based on a boot code received from an external memory controller. The boot code is stored in an internal register. If the first initialization operation is not normally performed, the boot code stored in the internal register is read based on a first signal received from an external memory controller. A second initialization operation for the volatile memory device is performed based on the boot code read from the internal register.
Abstract translation: 在用于操作易失性存储器件的方法中，基于从外部存储器控制器接收的引导代码来执行用于易失性存储器件的第一初始化操作。 引导代码存储在内部寄存器中。 如果第一初始化操作不正常执行，则存储在内部寄存器中的引导代码基于从外部存储器控制器接收的第一信号来读取。 基于从内部寄存器读取的引导代码来执行用于易失性存储器件的第二初始化操作。
-
公开(公告)号：KR100790821B1
公开(公告)日：2008-01-03
申请号：KR1020060112737
申请日：2006-11-15
Applicant: 삼성전자주식회사
IPC: G11C7/10
CPC classification number: H03K19/0005 , G11C7/1045 , G11C7/1051 , G11C7/1057 , G11C7/1072 , G11C7/1084
Abstract: An on-die termination circuit in a semiconductor memory device is provided to perform termination control for at least a pair of differential signals in a memory chip. An on-die termination circuit(50) in a semiconductor memory device(100) comprises a termination resistor part and a switching part. The termination resistor part includes termination resistor devices connected between differential signal lines in parallel. A pair of differential mode signals are applied to the differential signal lines. The switching part connects the termination resistor devices in the termination resistor part between the differential signal lines in response to an applied switching control signal.
Abstract translation: 半导体存储器件中的片上终端电路被提供以对存储器芯片中的至少一对差分信号执行终止控制。 半导体存储器件（100）中的片上终端电路（50）包括端接电阻器部分和开关部分。 终端电阻部分包括并联在差分信号线之间的终端电阻器件。 一对差模信号被施加到差分信号线。 开关部分响应于所施加的开关控制信号将差分信号线之间的终端电阻部分中的终端电阻器件连接。
-
Patent Agency Ranking
公开(公告)号：KR102223158B1
公开(公告)日：2021-03-05
申请号：KR1020140120782
申请日：2014-09-12
Applicant: 삼성전자주식회사
Abstract: 데이터처리시스템은제1온도 ID를저장하는제1저장장치를포함하는제1메모리칩과, 제2온도 ID(C)를저장하는제2저장장치를포함하는제2메모리칩과, 주변온도를감지하고온도신호를생성하는온도센서와, 초기화시 상기제1온도 ID와상기제2온도 ID를리드하여메모에저장하고, 상기메모리(260)에저장된상기제1온도 ID와상기제2온도 ID와상기온도신호에응답하여상기제1메모리칩과상기제2메모리칩 중에서어느하나를인에이블시키는컨트롤러를포함한다.
-
公开(公告)号：KR1020140017863A
公开(公告)日：2014-02-12
申请号：KR1020120084547
申请日：2012-08-01
Applicant: 삼성전자주식회사
IPC: G11C11/406 , G11C11/4096 , G11C11/4074
CPC classification number: G11C11/40611 , G11C11/4072 , G11C11/4076 , G11C2211/4065
Abstract: Provided are a memory system and a controlling method of the same which comprises: an external chip set which generates a power-down command signal, an auto-refresh command signal, or a power-down-auto-refresh command signal; and a semiconductor memory device which performs a power-down operation and an auto-refresh operation in response to the power-down-auto-refresh command signal. The semiconductor memory device includes: a control circuit for controlling the operation of the semiconductor device; a memory cell array in which actual data is stored; and a peripheral circuit. [Reference numerals] (201) Chip set; (221) Power-down circuit unit; (222) Refresh circuit unit; (223) Other control circuit unit; (224) Power-down termination detecting unit; (225) Delay control unit; (226) Auto-refresh command signal generating unit; (230) Memory cell array; (240) Peripheral circuit
Abstract translation: 提供一种存储器系统及其控制方法，包括：产生掉电命令信号，自动刷新命令信号或掉电自动刷新命令信号的外部芯片组; 以及半导体存储器件，其响应于掉电自动刷新命令信号执行掉电操作和自动刷新操作。 半导体存储器件包括：用于控制半导体器件的操作的控制电路; 其中存储实际数据的存储单元阵列; 和外围电路。 （附图标记）（201）芯片组; （221）掉电电路单元; （222）刷新电路单元; （223）其他控制电路单元; （224）断电终止检测单元; （225）延时控制单元; （226）自动刷新指令信号发生单元; （230）存储单元阵列; （240）外设电路
-
公开(公告)号：KR102216559B1
公开(公告)日：2021-02-17
申请号：KR1020130152499
申请日：2013-12-09
Applicant: 삼성전자주식회사
IPC: G11C11/402 , G11C11/406
Abstract: 피크전류가감소된멀티칩 패키지의회로구성이개시된다. 그러한멀티칩 패키지를구성하는반도체메모리장치는각기, 멀티칩 패키지에서의미리설정된동작이실행될때 상기동작이실행되는시작순번정보를저장하는레지스터를포함한다. 또한, 반도체메모리장치는상기레지스터에저장된시작순번정보에따라상기동작실행의시작을제어하는콘트롤부를포함한다. 셀프리프레쉬동작의시작은레지스터에저장된시작순번정보에따라각 칩별로순차로수행되므로, 파워세이빙모드에서의피크전류소모가최소화또는감소된다.
-
公开(公告)号：KR1020150066890A
公开(公告)日：2015-06-17
申请号：KR1020130152499
申请日：2013-12-09
Applicant: 삼성전자주식회사
IPC: G11C11/402 , G11C11/406
CPC classification number: G11C5/025 , G11C8/12 , G11C11/40615 , G11C11/40618 , G11C2029/4402
Abstract: 피크전류가감소된멀티칩 패키지의회로구성이개시된다. 그러한멀티칩 패키지를구성하는반도체메모리장치는각기, 멀티칩 패키지에서의미리설정된동작이실행될때 상기동작이실행되는시작순번정보를저장하는레지스터를포함한다. 또한, 반도체메모리장치는상기레지스터에저장된시작순번정보에따라상기동작실행의시작을제어하는콘트롤부를포함한다. 셀프리프레쉬동작의시작은레지스터에저장된시작순번정보에따라각 칩별로순차로수행되므로, 파워세이빙모드에서의피크전류소모가최소화또는감소된다.
Abstract translation: 公开了能够降低峰值电流的多芯片封装的电路结构。 包括多芯片封装的半导体存储器件包括寄存器，该寄存器存储当在多芯片封装中执行预设操作时执行操作的开始序列信息。 此外，半导体存储器件包括控制单元，其根据存储在寄存器中的开始序列信息来控制操作执行的开始。 根据存储在寄存器中的开始顺序信息，在每个芯片中依次执行自刷新操作的开始。 由此，功率节省模式中的峰值电流的消耗被最小化或减小。
-
公开(公告)号：KR100576836B1
公开(公告)日：2006-05-10
申请号：KR1020050021999
申请日：2005-03-16
Applicant: 삼성전자주식회사
IPC: G11C7/00
Abstract: 본 발명은 반도체 메모리 장치 및 이를 구비한 메모리 시스템을 공개한다. 이 장치는 명령 신호를 디코딩하여 복수개의 명령들을 발생하는 명령어 디코더, 복수개의 명령들을 입력하여 복수개의 명령 인식 신호들을 발생하는 명령 인식 신호 발생기, 및 복수개의 명령 인식 신호들 각각에 해당하는 인식 신호를 발생하는 드라이버로 구성되어 있다. 따라서, 외부로부터 인가되는 명령 신호에 대하여 명령 인식 신호를 발생하는 것이 가능하며, 이에 따라, 이를 구비하는 메모리 시스템은 별도의 테스트 프로그램을 수행하지 않더라도 동작중에 시스템의 동작 성능을 체크하는 것이 가능하다.
Abstract translation: 本发明公开了一种半导体存储器件及具有该半导体存储器件的存储系统。 该装置是对应于每个命令识别信号发生器的一个识别信号，以及多个命令识别信号与指令字译码器，用于由指令信号生成多个命令识别信号的解码，生成多个命令的多个指令的输入 它由发生的驱动程序组成。 因此，可以生成用于从外部输入的命令信号的命令识别信号，因此，具有命令识别信号的存储器系统可以在操作期间检查系统的操作性能，而无需执行单独的测试程序。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.021 seconds)
