公开(公告)号：KR100866966B1

公开(公告)日：2008-11-06

申请号：KR1020070045415

申请日：2007-05-10

Applicant: 삼성전자주식회사

Inventor： 윤선필 ,  김형준 ,  강진태 ,  주영재

IPC: H01L27/115 ,  H01L21/8247 ,  H01L21/336 ,  B82Y10/00

CPC classification number: H01L29/7887 ,  H01L21/28273 ,  H01L21/28282 ,  H01L23/3128 ,  H01L25/0657 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7923 ,  H01L29/7926 ,  H01L2224/48227 ,  H01L2924/01019 ,  H01L2924/15311 ,  B82Y10/00

Abstract: The non-volatile memory device and the manufacturing method thereof are provided to obtain the high reliability even when the high integration is facilitated. In the non-volatile memory device type(100), the first doped layer is provided on the substrate(105). It has the first conductivity. The semiconductor pillar is extended from the first doped layer on the substrate. It has the second conductive type which is opposite to the first conductivity type. The first control gate electrode surrounds the first side wall of the semiconductor pillar. The second control gate electrode surrounds the second side wall of the semiconductor pillar. It is separated from the first control gate electrode. The second doped layer(130) is disposed on the semiconductor pillar. It has the first conductivity type.

Abstract translation: 提供非易失性存储器件及其制造方法，以便即使在高集成度的情况下也能获得高可靠性。 在非易失性存储器件类型（100）中，第一掺杂层设置在衬底（105）上。 它具有第一导电性。 半导体柱从衬底上的第一掺杂层延伸。 它具有与第一导电类型相反的第二导电类型。 第一控制栅电极围绕半导体柱的第一侧壁。 第二控制栅电极围绕半导体柱的第二侧壁。 它与第一控制栅电极分离。 第二掺杂层（130）设置在半导体柱上。 它具有第一种导电类型。

公开(公告)号：KR101493869B1

公开(公告)日：2015-02-23

申请号：KR1020080095518

申请日：2008-09-29

Applicant: 삼성전자주식회사

Inventor： 최경세 ,  김병서 ,  주영재 ,  정예정 ,  조경순 ,  이상희

IPC: H01L23/34 ,  H01L23/36

CPC classification number: H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00

Abstract: 방열 효과가 향상되며, 방열 부재들이 전자장치에 장기간 안정적으로 고정 유지될 수 있는 COF형 반도체 패키지가 개시된다. 상기 반도체 패키지는 유연성을 갖는 절연 기판과, 상기 절연 기판의 상부면에 배치된 반도체 소자와, 상기 절연 기판의 하부면에 배치된 방열 부재 및 상기 절연 기판의 하부면과 상기 방열 부재 사이를 접착시키는 접착 부재를 포함하며, 상기 절연 기판의 하부면과 상기 방열 부재 사이에는 외부 압력을 흡수할 수 있는 압력 흡수 영역이 형성되어 있다.
COF, 패키지, 방열, 분리, 섀시, 압력, 흡수

公开(公告)号：KR100941514B1

公开(公告)日：2010-02-12

申请号：KR1020070034246

申请日：2007-04-06

Applicant: 삼성전자주식회사

Inventor： 윤선필 ,  김형준 ,  강진태 ,  주영재

IPC: H01L27/115 ,  H01L21/8247

Abstract: 멀티 비트 상전이 메모리소자를 제공한다. 이 소자는 서로 마주보는 제 1 및 제 2 전극들을 구비한다. 상기 제 1 전극 및 상기 제 2 전극 사이에 데이터 저장고가 배치된다. 상기 데이터 저장고는 하나 또는 다수의 중간전극들 및 복수의 상전이 패턴들을 갖는다. 예를 들면, 상기 데이터 저장고는 제 1 및 제 2 상전이 패턴들을 구비할 수 있다. 상기 제 1 상전이 패턴은 상기 제 1 전극에 접촉될 수 있다. 상기 제 2 상전이 패턴은 상기 제 2 전극에 접촉될 수 있다. 상기 제 1 상전이 패턴 및 상기 제 2 상전이 패턴 사이에 상기 중간전극이 개재될 수 있다. 상기 제 1 전극 및 상기 데이터 저장고는 층간절연막을 관통하는 콘택홀 내에 배치될 수 있다.

公开(公告)号：KR1020090110206A

公开(公告)日：2009-10-21

申请号：KR1020080095518

申请日：2008-09-29

Applicant: 삼성전자주식회사

Inventor： 최경세 ,  김병서 ,  주영재 ,  정예정 ,  조경순 ,  이상희

IPC: H01L23/34 ,  H01L23/36

CPC classification number: H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00

Abstract: PURPOSE: A heating member tape, a COF type semiconductor package equipping the heating member and an electronic device applying the same are provided to secure a heating path by fixing the heating member without separating the heating member and the contact member. CONSTITUTION: A COF(Chip On Film) semiconductor package includes an insulating substrate(13), a semiconductor device(11), an heat member(17), and a space. The insulating substrate has a flexibility characteristic. The semiconductor device is arranged to the upper side of the insulating substrate. The heat member is arranged to the lower surface on the insulating substrate. The space is formed between the lower surface and heat member of the insulating substrate.

Abstract translation: 目的：提供加热构件带，装配加热构件的COF型半导体封装和施加加热构件的电子装置，以通过固定加热构件而不分离加热构件和接触构件来确保加热路径。 构成：COF（贴片膜）半导体封装包括绝缘基板（13），半导体器件（11），加热构件（17）和空间。 绝缘基板具有柔性特性。 半导体器件布置在绝缘衬底的上侧。 加热部件布置在绝缘基板上的下表面。 在绝缘基板的下表面和加热部件之间形成空间。

公开(公告)号：KR1020080090864A

公开(公告)日：2008-10-09

申请号：KR1020070034246

申请日：2007-04-06

Applicant: 삼성전자주식회사

Inventor： 윤선필 ,  김형준 ,  강진태 ,  주영재

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/06 ,  H01L21/76897 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144

Abstract: A multi-bit phase transition memory device and a method for manufacturing the same are provided to implement a multi-bit phase transition memory element having small transition regions by storing multi-bit data corresponding to the number of phase transition patterns. A multi-bit phase transition memory device includes a first electrode(71), a second electrode(95) and a data storage(Rp). The first electrode is provided on a substrate(51). The second electrode is spaced apart from the first electrode. The data storage is disposed between the first electrode and the second electrode. The data storage has one or a plurality of intermediate electrodes(75) and a plurality of phase transition patterns. The data storage has a first phase transition pattern coming in contact with the first electrode, a second phase transition pattern coming in contact with the second electrode and the intermediate electrode interposed between the first phase transition pattern the second phase transition pattern.

Abstract translation: 提供了一种多位相变存储器件及其制造方法，用于通过存储对应于相变图案数量的多位数据来实现具有小过渡区域的多位相变存储元件。 多位相变存储器件包括第一电极（71），第二电极（95）和数据存储器（Rp）。 第一电极设置在基板（51）上。 第二电极与第一电极间隔开。 数据存储设置在第一电极和第二电极之间。 数据存储具有一个或多个中间电极（75）和多个相变图案。 数据存储器具有与第一电极接触的第一相变图案，与第二电极接触的第二相变图案和介于第一相变图案之间的第二相变图案的中间电极。