-
公开(公告)号：KR1020090076520A
公开(公告)日：2009-07-13
申请号：KR1020080002514
申请日：2008-01-09
Applicant: 삼성전자주식회사
IPC: H01F27/00
CPC classification number: H01F21/12 , H01F17/0006 , H03B5/1215 , H03B5/1228 , H03B5/124 , H03B5/1243 , H03B5/1256 , H03B5/1296 , H03B2201/0208 , H03B2201/0216
Abstract: A variable inductor and a wideband voltage controlled oscillator are provided to reduce a size of the variable inductor by arranging a first conductive line and a second conductive line on the same plane. A variable inductor(100) includes a first conductor(110), a second conductor(120), a switch(130) and a substrate. An AC signal is applied to the first conductor. The first conductor is formed with a polygon, circle or multiple spiral shape. The second conductor is formed with a loop shape. If the AC signal is applied to the first conductor, the second conductor generates the induction current. The second conductor is arranged on the same plane as the first conductor. The switch switches the loop connection state of the second conductor according to the external control signal and controls the inductance of the first conductor. The substrate supports the first conductor and the second conductor.
Abstract translation: 提供可变电感器和宽带压控振荡器以通过在同一平面上布置第一导线和第二导线来减小可变电感器的尺寸。 可变电感器（100）包括第一导体（110），第二导体（120），开关（130）和基板。 AC信号施加到第一导体。 第一导体形成有多边形，圆形或多个螺旋形状。 第二导体形成为环形。 如果将AC信号施加到第一导体，则第二导体产生感应电流。 第二导体布置在与第一导体相同的平面上。 该开关根据外部控制信号切换第二导体的环路连接状态，并控制第一导体的电感。 衬底支撑第一导体和第二导体。
-
公开(公告)号：KR1020070005136A
公开(公告)日：2007-01-10
申请号：KR1020050060279
申请日：2005-07-05
Applicant: 삼성전자주식회사
IPC: H04L27/26
CPC classification number: H04B1/406 , H03L7/18 , H04B1/71632
Abstract: A frequency synthesizer is provided to increase usability of a sub band for broadband wireless communication, by generating center frequencies of all sub bands in a fixed band from 3.1GHz to 10.6GHz. In a frequency synthesizer of a ultra wideband wireless communication system transmitting and receiving data by using multi band, a frequency generation unit(100) generates a plurality of frequency signals. A frequency adjustment unit(200) receives the plurality of frequency signals from the frequency generation unit, and generates a center frequency of all sub band or a part of sub bands in the ultra wideband through frequency adjustment. In the frequency generation unit, a local oscillator(110) generates an oscillation frequency according to a frequency control signal. A divider unit(130) outputs a plurality of divided frequency signals by receiving the frequency signal from the local oscillator. A phase locked loop(150) receives a reference frequency signal, and outputs a frequency control signal to stabilize a frequency by receiving the divided frequency signal from the divider unit.
Abstract translation: 提供频率合成器，通过在3.1GHz至10.6GHz的固定频带中产生所有子频带的中心频率，增加用于宽带无线通信的子频带的可用性。 在通过使用多频带发送和接收数据的超宽带无线通信系统的频率合成器中，频率产生单元（100）产生多个频率信号。 频率调整单元（200）从频率生成单元接收多个频率信号，并且通过频率调整生成超宽带中的全部子带或子带的一部分的中心频率。 在频率发生单元中，本地振荡器（110）根据频率控制信号产生振荡频率。 分频器单元（130）通过从本地振荡器接收频率信号来输出多个分频信号。 锁相环（150）接收参考频率信号，并且通过从分频器单元接收分频信号来输出频率控制信号以稳定频率。
-
公开(公告)号：KR100659291B1
公开(公告)日：2006-12-20
申请号：KR1020050013276
申请日：2005-02-17
Applicant: 삼성전자주식회사
Abstract: 적어도 2 개의 기준주파수를 이용하여 데이터를 송수신하는 무선 통신 시스템을 위해 기준주파수를 합성하는 장치가 개시된다. 본 발명에 따른 주파수 합성 장치는 국부발진기, 국부발진기로부터 생성된 주파수를 분주하여 적어도 하나의 조정주파수를 생성하는 분주기, 및 국부발진기로부터 생성된 주파수 및 조정주파수를 이용하여 기준주파수를 합성하는 SSB믹서를 포함한다. 따라서, 하드웨어 구조가 간단하며 전력 소요가 증가하지 않고 용이하게 기준주파수 신호를 합성할 수 있다.
광대역, 주파수 합성 장치, SSB 발생장치, 국부발진기Abstract translation: 用于使用至少一个控制信号混合参考频率的频率合成器具有本地振荡器，用于分频从本地振荡器产生的频率并产生至少一个控制信号的分频器，以及用于混合参考的单边带（SSB）混频器 频率，使用从本地振荡器产生的频率和控制信号。 频率合成器具有简化的结构，并且可以容易地混合参考频率信号，而不需要额外的功率。
-
公开(公告)号：KR100944497B1
公开(公告)日：2010-03-03
申请号：KR1020070062354
申请日：2007-06-25
Applicant: 삼성전자주식회사
IPC: H03L7/089
CPC classification number: H03D13/003 , H03L7/091
Abstract: 디지털 주파수 검출기 및 이를 이용한 디지털 PLL(Phase Locked Loop)가 개시된다. 본 본 발명에 따른 디지털 주파수 검출기는 제1주파수의 하이 레벨(high level) 구간 동안 동작하는 제1링오실레이터를 이용하여, 제1주파수를 디지털형식의 제1주파수정보로 출력하는 제1변환부, 제2주파수의 하이 레벨 구간 동안 동작하는 제2링오실레이터를 이용하여, 제2주파수를 디지털형식의 제2주파수정보로 출력하는 제2변환부, 그리고, 제1주파수정보 및 제2주파수정보의 비를 연산하여 제1주파수에 대한 디지털 주파수를 출력하는 연산부를 포함한다. 이에 따라, 고주파 신호의 주파수를 정밀도가 높은 디지털 신호로 검출할 수 있게 된다.
PLL(Phase Locked Loop), 링오실레이터, 디지털 주파수, 래치, 인버터-
公开(公告)号：KR100902291B1
公开(公告)日：2009-06-10
申请号：KR1020070073456
申请日：2007-07-23
Applicant: 삼성전자주식회사
IPC: G04F10/00
CPC classification number: H03D13/00 , H03L7/091 , H03L2207/50
Abstract: 본 발명은 인터폴레이션을 이용한 고해상도의 시간검출장치 및 그 시간검출방법에 관한 것으로서, 본 시간검출장치에 따르면, 지연신호들을 생성하는 지연부; 래치신호들을 출력하는 래치부; 및 인터폴레이션 신호들을 출력하는 인터폴레이션부;를 포함한다. 이로 인해, 저전력으로 높은 해상도의 디지털 신호를 출력할 수 있으면서도 집적회로의 특성상 회로의 부피가 지나치게 커지지 않게 한다.
인터폴레이션, 래치, TDC, VCO-
Patent Agency Ranking
公开(公告)号：KR100859867B1
公开(公告)日：2008-09-24
申请号：KR1020070009683
申请日：2007-01-30
Applicant: 삼성전자주식회사
IPC: H03F3/45
Abstract: 트랜지스터 회로 및 이를 구비하는 증폭기 및 믹서가 개시된다. 본 발명에 따른 트랜지스터 회로는 제1 구동전압이 인가되는 제1 트랜지스터; 및 상기 제1 트랜지스터와 연결되며, 제2 구동전압이 인가되는 제2 트랜지스터를 포함하는 신호 입력단; 및 상기 제1 및 제2 트랜지스터 각각에 인가되는 상기 제1 및 제2 구동전압이 기 설정된 크기가 되도록 바이어싱하는 바이어스부를 포함한다. 본 발명에 따르면, 트랜스컨덕턴스의 비선형성을 현저히 개선시킨 트랜지스터 회로 및 이를 구비한 증폭기 및 믹서가 제공된다.
트랜지스터, 바이어스부, 증폭기, 믹서, 트랜스컨덕턴스-
公开(公告)号：KR100618347B1
公开(公告)日：2006-08-31
申请号：KR1020050009082
申请日：2005-02-01
Applicant: 삼성전자주식회사
CPC classification number: H03B27/00 , H03H7/21 , H03H2007/0192
Abstract: 생성하는 4개의 쿼드러쳐신호 모두에 대해 위상조정이 가능한 쿼드러쳐신호 생성장치가 제공된다. 본 쿼드러쳐신호 생성장치는, 두 입력단자 중 하나는 차동신호를 입력받고 다른 하나는 접지되며, 차동신호의 위상을 변경시킴으로서 쿼드러쳐신호를 생성하는 위상조정부 4개를 포함한다. 이에 의해, 생성하는 4개의 쿼드러쳐신호 모두에 대해 위상조정이 가능해진다. 또한, 위상조정과정에서 신호의 불균형으로 인해 생성되는 쿼드러쳐신호의 진폭이 기준값을 벗어나게 되는 사태를 방지할 수 있게 된다.
차동신호, 쿼드러쳐신호, 위상조정, 입력단자-
公开(公告)号：KR1020090010386A
公开(公告)日：2009-01-30
申请号：KR1020070073456
申请日：2007-07-23
Applicant: 삼성전자주식회사
IPC: G04F10/00
CPC classification number: H03D13/00 , H03L7/091 , H03L2207/50
Abstract: A time detecting device of high resolution with interpolation and a method thereof are provided to prevent volume increase of a circuit by outputting digital signal of high resolution with low power. A delay part(130) generates delay signals by successively delaying a reference signal with a plurality of delay devices. A latch part(150) outputs latch signals using the delay signals. An interpolation part(110) outputs interpolation signals using input signals and output signals about the delay devices. The interpolation signals are generated by latching the input signals and the output signals about the delay devices. The input signals and the output signals about the delay devices are differentially inputted in the interpolation part.
Abstract translation: 提供具有插值的高分辨率的时间检测装置及其方法，以通过以低功率输出高分辨率的数字信号来防止电路的体积增加。 延迟部分（130）通过使用多个延迟装置连续地延迟参考信号来产生延迟信号。 锁存部分（150）使用延迟信号输出锁存信号。 内插部分（110）使用输入信号和关于延迟装置的输出信号输出插值信号。 通过锁存输入信号和关于延迟装置的输出信号来产生内插信号。 关于延迟装置的输入信号和输出信号在插值部分中差分输入。
-
公开(公告)号：KR1020080113625A
公开(公告)日：2008-12-31
申请号：KR1020070062354
申请日：2007-06-25
Applicant: 삼성전자주식회사
IPC: H03L7/089
CPC classification number: H03D13/003 , H03L7/091
Abstract: A digital frequency detector capable of improving performance of digital circuit and digital PLL(Phase Locked Loop) using the same are provided to detect a frequency of a high frequency signal by using a ring oscillator. A digital frequency detector(100) capable of improving performance of digital circuit comprises a first conversion part(120), a second conversion part(140), and an operation part(160). The first conversion part uses a first ring oscillator(122) operating during a high level section of a first frequency, and outputs the first frequency as first frequency information of a digital form. The second conversion part uses a second ring oscillator(142) operating during a high level section of a second frequency, and outputs the second frequency as second frequency information of a digital form. The operation part outputs a digital frequency about the first frequency by operating a ratio of the first and second frequency information.
Abstract translation: 提供能够改善数字电路和使用其的数字PLL（锁相环）的性能的数字频率检测器，以通过使用环形振荡器来检测高频信号的频率。 能够改善数字电路性能的数字频率检测器（100）包括第一转换部分（120），第二转换部分（140）和操作部分（160）。 第一转换部分使用在第一频率的高电平部分期间操作的第一环形振荡器（122），并且将第一频率作为数字形式的第一频率信息输出。 第二转换部分使用在第二频率的高电平部分期间操作的第二环形振荡器（142），并且输出第二频率作为数字形式的第二频率信息。 操作部分通过操作第一和第二频率信息的比率来输出关于第一频率的数字频率。
-
公开(公告)号：KR1020080071450A
公开(公告)日：2008-08-04
申请号：KR1020070009683
申请日：2007-01-30
Applicant: 삼성전자주식회사
IPC: H03F3/45
CPC classification number: H03F1/3211 , H03D7/1441 , H03F1/0211 , H03F3/45188
Abstract: A transistor circuit, an amplifier including the same, and a mixer including the same are provided to supply a design for a low-voltage by overcoming the linearity of transconductance. A transistor circuit includes a signal input terminal(100) and a bias unit(200). The signal input terminal includes a first transistor(M1) for receiving a first drive voltage and a second transistor(M2) for receiving a second drive voltage. The second transistor is connected to the first transistor. The bias unit biases the first and second drive voltages applied to the first and second transistors in order to form the first and second drive voltages of the predetermined intensity. The signal input terminal further includes a resistor to be connected to the first and second transistors.
Abstract translation: 提供晶体管电路，包括该晶体管的放大器和包括该晶体管的混频器，以通过克服跨导的线性来提供低电压的设计。 晶体管电路包括信号输入端（100）和偏置单元（200）。 信号输入端包括用于接收第一驱动电压的第一晶体管（M1）和用于接收第二驱动电压的第二晶体管（M2）。 第二晶体管连接到第一晶体管。 偏置单元偏置施加到第一和第二晶体管的第一和第二驱动电压，以便形成预定强度的第一和第二驱动电压。 信号输入端还包括要连接到第一和第二晶体管的电阻器。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.019 seconds)
