公开(公告)号：KR102087603B1

公开(公告)日：2020-03-11

申请号：KR1020130119364

申请日：2013-10-07

Applicant: 삼성전자주식회사

Inventor： 백재현 ,  최재무 ,  한제희 ,  양인수 ,  정현수

IPC: G11C29/10

公开(公告)号：KR1020170106151A

公开(公告)日：2017-09-20

申请号：KR1020160092482

申请日：2016-07-21

Applicant: 삼성전자주식회사

Inventor： 윤지녕 ,  최재무 ,  박종필 ,  김재홍

IPC: G01R31/28 ,  G01R1/04

Abstract: 피치가좁고, 많은수의신호버스를포함하는반도체패키지의동작성능등을효과적으로검사함과동시에, 반도체패키지의생산성을향상시킬수 있는반도체패키지테스트방법을제공하는것이다. 상기반도체패키지테스트방법은제1 반도체칩을포함하는제1 반도체패키지를제공하되, 상기제1 반도체칩은제1 피치로배열된제1 외부단자그룹과, 상기제1 피치보다큰 제2 피치로배열된제2 외부단자그룹이일면에배치되고, 상기제1 외부단자그룹과제1 컨택터를접촉하여, 상기제1 반도체패키지에대한제1 테스트를수행하고, 상기제2 외부단자그룹과제2 컨택터를접촉하여, 상기제1 반도체패키지에대한제2 테스트를수행하는것을포함한다.

Abstract translation: 间距窄，以提供大量的信号必须有效地检查这样的半导体封装的操作性能包括总线，并在同一时间，可以提高半导体封装件的生产率，半导体封装用的测试方法。 的半导体封装测试方法的第一，但提供了一种半导体封装件，所述第一半导体芯片比第一外部端子组，其中所述第一间距布置在包括第一半导体芯片的第一间距大的第二间距， 布置在第二外部端子组被布置在一侧上，所述第一外部端子组分配第一接触器以接触，所述第一对所述半导体封装的第一次测试，并且所述第二外部端子组任务2个触点 并且对第一半导体封装执行第二测试。

公开(公告)号：KR1020150040617A

公开(公告)日：2015-04-15

申请号：KR1020130119364

申请日：2013-10-07

Applicant: 삼성전자주식회사

Inventor： 백재현 ,  최재무 ,  한제희 ,  양인수 ,  정현수

IPC: G11C29/10

CPC classification number: G11C29/56004

Abstract: 본발명의일 실시예에따르면, 메모리장치를테스트하기위한메모리테스트장치에있어서, 서로다른제1 패턴메모리주소및 제2 패턴메모리주소를출력하는시퀀서, 상기제1 패턴메모리주소에따라제1 테스트패턴을출력하는제1 패턴생성기, 상기제2 패턴메모리주소에따라제2 테스트패턴을출력하는제2 패턴생성기, 및상기제1 테스트패턴및 상기제2 테스트패턴에따라기입데이터를생성하고출력하는기입데이터생성부를포함하는메모리테스트장치가제공된다.

Abstract translation: 根据本发明的实施例，一种用于测试存储器测试装置的存储器测试装置，包括：定序器，其输出彼此不同的第一模式存储器地址和第二模式存储器地址; 第一图案生成器，其根据第一图案存储器地址输出第一测试图案; 第二图案生成器，其根据第二图案存储器地址输出第二测试图案; 以及记录数据生成单元，其根据第一测试图案和第二测试图案生成并输出记录数据。