-
1.发明申请
公开(公告)号：WO2016140377A1
公开(公告)日：2016-09-09
申请号：PCT/KR2015/001993
申请日：2015-03-02
Abstract: 다중 접합 반도체의 결함 검사 장치에 있어서, 광원, 슬릿 안테나 프로브, 평행광 조사부, 광 집속부, 광분배부, 제1 광검출부, 제2 광검출부, 영상 신호 생성부 및 영상 신호 분석부를 포함하며, 슬릿 안테나 프로브는, 광원으로부터 발생된 테라헤르츠 광을 가이딩하는 가이딩부; 및 가이딩부와 슬릿 안테나 프로브의 외부 공간 사이를 관통하는 슬릿을 포함하고, 슬릿에는, 가이딩부를 지나 슬릿을 통과하는 테라헤르츠 광의 반사 정도를 감소시키기 위한 반사 감소 구조가 형성된 것을 특징으로 하는 본 발명의 일 실시예에 따른 다중 접합 반도체의 결함 검사 장치가 개시된다.
Abstract translation: 公开了一种用于检查根据本发明的实施例的多结半导体的缺陷的装置，其特征在于包括：光源; 狭缝天线探针; 平行光辐射部分; 光收集部分; 配光部分; 第一光检测部分; 第二光检测部; 图像信号生成部; 以及图像信号分析部，其中所述狭缝天线探针包括：用于引导由所述光源产生的太赫兹光的引导部; 以及穿过引导部和狭缝天线探针之间的外部空间的狭缝，其中，在狭缝上形成用于降低通过引导部并经过狭缝的太赫兹光的反射度的反射减少结构。
-
公开(公告)号：KR1020170139496A
公开(公告)日：2017-12-19
申请号：KR1020177021720
申请日：2015-03-02
IPC: G01R1/07 , G01R1/24 , G01R31/265 , G01R31/27
CPC classification number: G01R1/07 , G01R23/00 , G01R31/26 , G01R1/071 , G01R1/24 , G01R31/2656 , G01R31/275
Abstract: 다중접합반도체의결함검사장치에있어서, 광원, 슬릿안테나프로브, 평행광조사부, 광집속부, 광분배부, 제1 광검출부, 제2 광검출부, 영상신호생성부및 영상신호분석부를포함하며, 슬릿안테나프로브는, 광원으로부터발생된테라헤르츠광을가이딩하는가이딩부; 및가이딩부와슬릿안테나프로브의외부공간사이를관통하는슬릿을포함하고, 슬릿에는, 가이딩부를지나슬릿을통과하는테라헤르츠광의반사정도를감소시키기위한반사감소구조가형성된것을특징으로하는본 발명의일 실시예에따른다중접합반도체의결함검사장치가개시된다.
Abstract translation: 在多结半导体的缺陷检查装置，包括：一光源，狭缝天线探针，平行于照射，光的一部分聚焦，分光分布，第一光检测器，第二光电检测器，图像信号生成单元和所述图像信号分析单元，所述狭缝 天线探测器包括：引导单元，用于引导从光源产生的太赫兹光; 并且，本发明其特征在于，减反射结构形成，以减少太赫兹光反射电平，其包括一个狭缝通过该待定部分的外部空间和狭缝天线探针穿透，并且缝槽，通过狭缝传递过去的引导 公开了一种用于半导体结的缺陷检测装置。
-
公开(公告)号：KR101781895B1
公开(公告)日：2017-09-26
申请号：KR1020110025040
申请日：2011-03-21
Applicant: 삼성전자주식회사
Abstract: 테스트헤드에대상멀티칩패키지의테스트에필요한복수개의사이트보드를장착하고, 테스트헤드에장착된사이트보드의채널과멀티칩패키지의핀 사이의전기적배선관계를변경할수 있는배선변경수단을이용함으로써복수개의반도체칩들이실장된멀티칩패키지에대한테스트를한 단계(1 path)로수행할수 있도록하는멀티칩패키지테스트시스템을제안한다. 멀티칩패키지의테스트조건에맞게구성되는테스트헤드; 멀티칩패키지가장착되는소켓보드; 테스트헤드에접속되는베이스보드; 및소켓보드와베이스보드사이에배치되어테스트헤드에장착된사이트보드의채널과멀티칩패키지의핀 사이의전기적배선관계를변경하는배선변경수단을포함함으로써, 멀티칩패키지를보다효율적으로테스트할수 있다.
Abstract translation: 测试目标多芯片封装所需的多个现场板被安装在测试头上，配线改变装置能够改变安装在测试头上的现场板的通道与多芯片封装的引脚之间的电气配线关系， 芯片封装测试系统，可以一次性测试安装的多芯片封装（1路）。 测试头，被配置用于测试多芯片封装的状况; 一种插座板，其上安装有多芯片封装; 连接到测试头的基板; 并且通过插座板和布线改变用于改变所述基板之间的电布线的关系被设置在板通道的部位和安装到所述测试头销的多芯片封装之间的装置，它可以有效地比多芯片封装测试 。
-
公开(公告)号：KR101750927B1
公开(公告)日：2017-06-26
申请号：KR1020110035158
申请日：2011-04-15
Applicant: 삼성전자주식회사
IPC: G01R31/3193 , G01R31/3183 , G01R31/26 , H01L21/66
Abstract: 본발명은반도체가탑재되는소켓; 소켓에연결되어반도체와통신하되, 반도체에테스트신호를송신하고반도체로부터응답신호를수신하고, 응답신호와기준신호를비교하여반도체의불량여부를판단하는테스트보드를포함한다. 반도체(DUT)별개별테스트를수행할수 있어전체테스트시간이지연되는것을방지할수 있다. 또한개별테스트진행으로불량반도체(Fail DUT) 발생시 즉시대응할수 있다. 또한하이픽스보드(HiFix B/D)를제거할수 있어단가를절감할수 있고, 경량화할수 있으며, 유지보수가편리하고, 고속신호의품질을향상할수 있으며소형화할수 있다. 또한핸들러와테스트헤드를일체화함으로써공간, 비용, 유지보수가효율적이다.
Abstract translation: 本发明涉及一种半导体器件， 以及连接到插座的测试板，用于向半导体发送测试信号，从半导体接收响应信号，并将响应信号与参考信号进行比较以确定半导体是否有缺陷。 可以执行半导体（DUT）特定测试以防止整个测试时间受到影响。 另外，可以使用单个测试来立即响应发生故障的半导体（故障DUT）。 此外，它可以降低成本，重量轻，易于维护，可以提高高速信号质量，并且可以通过移除Hi-Pix板（HiFix B / D）来实现小型化。 此外，通过集成处理器和测试头，空间，成本和维护都非常有效。
-
公开(公告)号：KR1020120105765A
公开(公告)日：2012-09-26
申请号：KR1020110023401
申请日：2011-03-16
Applicant: 삼성전자주식회사
CPC classification number: G01R31/2882 , G01R31/2601 , G01R31/287
Abstract: PURPOSE: A semiconductor inspection device is provided to improve inspection speed by transmitting data of an algorithm pattern generator to a signal generator at high speed. CONSTITUTION: A semiconductor inspection device(100) comprises an algorithm pattern generator(120), an accelerator(130), a signal generator(140), and pin electronics(150). The algorithm pattern generator generates pattern data at first clock speed. The accelerator outputs the pattern data generated in the semiconductor inspection device at second clock speed quicker than the first clock speed. The signal generator adds timing information to the pattern data and outputs it. The pin electronics changes a signal outputted from the signal generator into a signal which is applied to a under test semiconductor device and outputs it. [Reference numerals] (120) Algorithm pattern generator; (130) Accelerator; (140) Signal generator; (150) Pin electronics; (AA) Resister write
Abstract translation: 目的：提供一种半导体检测装置，通过将算法模式发生器的数据高速传输到信号发生器来提高检测速度。 构成：半导体检查装置（100）包括算法模式发生器（120），加速器（130），信号发生器（140）和引脚电子装置（150）。 算法模式生成器以第一时钟速度生成模式数据。 加速器以比第一时钟速度快的第二时钟速度输出在半导体检查装置中生成的图案数据。 信号发生器将时序信息添加到模式数据并输出。 引脚电子设备将从信号发生器输出的信号改变为施加到被测半导体器件并输出的信号。 （附图标记）（120）算法模式生成器; （130）加速器; （140）信号发生器; （150）引脚电子; （AA）电阻写
-
Patent Agency Ranking
公开(公告)号：KR1020110005171A
公开(公告)日：2011-01-17
申请号：KR1020090062738
申请日：2009-07-09
Applicant: 삼성전자주식회사
IPC: G01R29/08 , G01R31/3183
CPC classification number: G01R29/08 , G01R23/16 , G01R31/3183
Abstract: PURPOSE: An RF performance inspection apparatus and an inspection method thereof are provided to shorten the RF performance inspection time. CONSTITUTION: An RF signal generator(20) generates the RF signal. An RF signal analyzer(30) analyzes the RF signal. A controller(10) sets the inspection pattern for the RF performance inspection on an object to be inspected. A plurality of monitoring signals is generated in batch based on the set inspection pattern.
Abstract translation: 目的：提供射频性能检测装置及其检查方法，以缩短射频性能检查时间。 构成：RF信号发生器（20）产生RF信号。 RF信号分析器（30）分析RF信号。 控制器（10）对要检查的对象设置用于RF性能检查的检查图案。 基于设定的检查图案批量生成多个监视信号。
-
公开(公告)号：KR1020080063597A
公开(公告)日：2008-07-07
申请号：KR1020070000211
申请日：2007-01-02
Applicant: 삼성전자주식회사
CPC classification number: G05B13/02 , G05B19/00 , G05B2219/41373
Abstract: A method and a system of multiple degree-of-freedom dynamic approximation are provided to reduce an error rate due to a noise by using an integration equation. A system of multiple degree-of-freedom dynamic approximation includes a fdriving controller(210), a detector(220), and an estimator(230). When a driving command for an object to be controlled is inputted, the driving controller provides a driving force to the object. The detector detects a driving position of the object due to the driving force from the driving controller, and a driving speed corresponding to the driving position. The estimator estimates properties of the object by using the driving force from the driving controller, and the driving position and the driving speed, which are detected from the detector.
Abstract translation: 提供了一种多自由度动态近似的方法和系统，通过使用积分方程来减少由于噪声引起的误码率。 多自由度动态近似系统包括一个起动控制器（210），一个检测器（220）和一个估计器（230）。 当输入要控制对象的驾驶命令时，驱动控制器向对象提供驱动力。 检测器由于来自驱动控制器的驱动力以及对应于驱动位置的驱动速度来检测物体的驱动位置。 估计器通过使用来自驱动控制器的驱动力以及从检测器检测到的驱动位置和驱动速度来估计物体的特性。
-
公开(公告)号：KR101781891B1
公开(公告)日：2017-09-26
申请号：KR1020110023401
申请日：2011-03-16
Applicant: 삼성전자주식회사
Abstract: 저속의알고리즘패턴발생기(ALPG), 고속의신호발생기(TGFC) 및핀 일렉트로닉스(PE)를포함하는반도체검사장치에알고리즘패턴발생기의클럭속도보다 N배빠른클럭속도로알고리즘패턴발생기의데이터를신호발생기로보내는가속기를추가하여알고리즘패턴발생기의데이터를신호발생기로고속으로전송시킴으로써반도체검사장치의검사속도를향상시킬수 있어고속의반도체를검사할수 있는반도체검사장치를개시한다.
Abstract translation: 算法的图案发生器（ALPG）所述发电机（TGFC）mitpin电子器件（PE），以N倍的，高速的低速的快速算法模式发生器中的一个时钟速率比算法模式发生器的时钟速率到包括半导体测试装置的信号发生器的数据 通过将促进剂加入以高速从算法模式发生器发送传输数据到所述发电机的可改善的半导体检查装置的扫描速度公开了一种半导体测试装置，其能够测试高速半导体。
-
公开(公告)号：KR1020140067437A
公开(公告)日：2014-06-05
申请号：KR1020120134684
申请日：2012-11-26
Applicant: 삼성전자주식회사
IPC: G01R31/3183
CPC classification number: G01R31/2889
Abstract: According to the embodiment of the present invention, a test system includes: a test device configured to transmit an input signal and a control signal to at least one complementary metal-oxide semiconductor (CMOS) image sensor via a probe card, and an interface board configured to map the probe card and the test device, wherein the interface board includes an output receiver configured to receive an image signal from the CMOS image sensor and to transform the image signal into an image data.
Abstract translation: 根据本发明的实施例，一种测试系统包括：被配置为经由探针卡向至少一个互补金属氧化物半导体（CMOS）图像传感器传输输入信号和控制信号的测试装置，以及接口板 被配置为映射所述探针卡和所述测试装置，其中所述接口板包括被配置为从所述CMOS图像传感器接收图像信号并将所述图像信号变换为图像数据的输出接收器。
-
公开(公告)号：KR1020170106151A
公开(公告)日：2017-09-20
申请号：KR1020160092482
申请日：2016-07-21
Applicant: 삼성전자주식회사
Abstract: 피치가좁고, 많은수의신호버스를포함하는반도체패키지의동작성능등을효과적으로검사함과동시에, 반도체패키지의생산성을향상시킬수 있는반도체패키지테스트방법을제공하는것이다. 상기반도체패키지테스트방법은제1 반도체칩을포함하는제1 반도체패키지를제공하되, 상기제1 반도체칩은제1 피치로배열된제1 외부단자그룹과, 상기제1 피치보다큰 제2 피치로배열된제2 외부단자그룹이일면에배치되고, 상기제1 외부단자그룹과제1 컨택터를접촉하여, 상기제1 반도체패키지에대한제1 테스트를수행하고, 상기제2 외부단자그룹과제2 컨택터를접촉하여, 상기제1 반도체패키지에대한제2 테스트를수행하는것을포함한다.
Abstract translation: 间距窄，以提供大量的信号必须有效地检查这样的半导体封装的操作性能包括总线，并在同一时间，可以提高半导体封装件的生产率，半导体封装用的测试方法。 的半导体封装测试方法的第一，但提供了一种半导体封装件，所述第一半导体芯片比第一外部端子组，其中所述第一间距布置在包括第一半导体芯片的第一间距大的第二间距， 布置在第二外部端子组被布置在一侧上，所述第一外部端子组分配第一接触器以接触，所述第一对所述半导体封装的第一次测试，并且所述第二外部端子组任务2个触点 并且对第一半导体封装执行第二测试。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.021 seconds)
