-
公开(公告)号：KR100335716B1
公开(公告)日：2002-05-08
申请号：KR1020000027743
申请日：2000-05-23
Applicant: 삼성전자주식회사
IPC: G06K19/04
Abstract: 본 발명은 메모리 카드에 관한 것으로서, 메모리 카드의 크기를 축소하여 디지털 기기의 소형화에 적합하도록 하는 한편, 사용상 취급이 간편하고 신뢰성이 우수한 초소형 메모리 카드를 제공하기 위한 것이다. 본 발명에 따른 메모리 카드는 그 크기가 패키지 수준으로 축소되며, 막대형의 외부 접촉 패드들이 일렬로 메모리 카드의 한쪽 끝에 치우쳐 형성된다. 본 발명의 실시예에 따른 메모리 카드의 크기는 22㎜×30㎜이고 두께는 약 1.2㎜이며, 외부 접촉 패드 각각의 폭은 0.85㎜이고 핀 피치는 1.10㎜로 외부 접촉 패드들은 카드 전체 면적의 약 15% 이하를 점유한다. 메모리 카드는 플라스틱 카드 몸체와 반도체 패키지로 구성되며, 카드 몸체의 제 1 면에 형성된 캐버티에는 반도체 패키지가 물리적으로 결합된다. 패키지는 기판과 메모리 칩과 몰딩 수지층으로 구성되며, 기판의 양쪽 면에는 회로 배선과 외부 접촉 패드들이 형성되어 서로 전기적으로 연결된다. 메모리 칩은 기판에 탑재되어 회로 배선과 전기적으로 연결되며, 몰딩 수지층에 의하여 밀봉된다. 본 발명의 실시예에 따르면, 몰딩 수지층은 금형 주입구 쪽에 해당하는 부분에 오목부가 형성되어, 수지 잔여물의 제거 후 잔여물의 일부가 남아 있더라도 카드 몸체와 패키지 사이의 결합에 영향을 받지 않는다. 본 발명의 메모리 카드는 MP3 폰, MP3 플레이어, 디지털 카메라 등의 디지털 기기에 데이터 저장 및 재생의 용도로 사용된다.
-
公开(公告)号：KR100309161B1
公开(公告)日：2001-11-02
申请号：KR1019990043733
申请日：1999-10-11
Applicant: 삼성전자주식회사
IPC: G06K19/077
CPC classification number: H01L23/5387 , G11C5/04 , H01L21/565 , H01L23/3121 , H01L23/5388 , H01L24/45 , H01L24/48 , H01L24/97 , H01L2224/05599 , H01L2224/45144 , H01L2224/48091 , H01L2224/85399 , H01L2224/97 , H01L2924/00014 , H01L2924/01006 , H01L2924/01033 , H01L2924/01079 , H01L2924/12042 , H01L2924/181 , H01L2924/1815 , H01L2924/19041 , H05K1/117 , H05K3/0052 , H05K3/284 , H05K2201/0746 , H05K2201/094 , H01L2224/85 , H01L2924/00 , H01L2924/00012 , H01L2224/45015 , H01L2924/207
Abstract: 본발명은메모리카드와그 제조방법에관한것으로서, 종래의메모리카드의경우패키지를먼저제조한후 플라스틱카드몸체에패키지를결합하는이원적구성을가짐으로인하여제조방법이복잡하고개별적으로카드제조가이루어져대량생산이곤란하며제조비용이상승하는문제점들을안고있던바, 본발명은이런문제점들을해결하기위하여플라스틱카드몸체를사용하지않고수지몰딩부와기판자체만으로메모리카드를구성하며, 다중기판에다수개의메모리카드들을동시에제조하여분리하는대량제조방식을채택하고있다. 본발명에따른메모리카드는기판의 1면에부착되고수지몰딩부안에밀봉된한 개이상의반도체칩이기판 2면의접촉패드들과전기적으로연결되는구성을가지며, 각각의단위기판들이복수개형성된다중기판에반도체칩을부착하고본딩와이어를연결하고나서집단몰딩을진행하여수지몰딩부를형성한후 다중기판을절단하여각각의메모리카드들을분리하는방식으로제조된다. 따라서, 본발명의메모리카드는그 구조와제조방법이단순하고제조비용이절감되며대량생산이가능할뿐만아니라, 카드외형이말끔하고카드크기를소형화할수 있는장점이있다. 본발명의메모리카드에는대개비휘발성메모리칩이사용되며, 카드단말기에넣어사용할때 취급이용이하도록모서리경사면과홈이형성될수 있다. 본발명은예컨대디지털카메라, 개인정보통신기기, PC 카드등에사용되는메모리카드에유용하게적용할수 있다.
-
公开(公告)号：KR1020000039474A
公开(公告)日：2000-07-05
申请号：KR1019980054820
申请日：1998-12-14
Applicant: 삼성전자주식회사
IPC: H01L23/28
Abstract: PURPOSE: A stacked chip package using a tape circuit substrate is provided to reduce a size of the package to that of a chip. CONSTITUTION: In a stacked chip package(40), an upper semiconductor chip(43) is stacked on a lower chip(41). Each chip(41,43) includes electrode pads(44,45) formed on a top surface of each chip(41,43) and arranged along both opposed edges of the top surface, and the pads(44,45) of each chip(41,43) are at right angles to each other. An elastomer layer(46) is interposed between a tape circuit substrate(30) and the upper chip(43). The tape circuit substrate(30) includes a polyimide tape(32) having windows(35,37) to expose the electrode pads(44,45), and beam leads(31,36) formed under the polyimide tape(32) and extended to the window(35,37). Solder balls(49) on the tape(32) are electrically connected with the beam leads(31,36) via holes in the tape(32) and copper leads under the tape(32). The beam leads(31,36) exposed through the window(35,37) are respectively bonded with the electrode pads(44,45), and then liquid resin encapsulant is applied.
Abstract translation: 目的：提供使用带电路基板的堆叠式芯片封装，以将封装的尺寸减小到芯片的尺寸。 构成：在堆叠式芯片封装（40）中，上半导体芯片（43）堆叠在下芯片（41）上。 每个芯片（41,43）包括形成在每个芯片（41,43）的顶表面上并沿着顶表面的两个相对边缘布置的电极焊盘（44,45），并且每个芯片的焊盘（44,45） （41,43）彼此成直角。 弹性体层（46）介于带状电路基板（30）和上部芯片（43）之间。 磁带电路基板（30）包括具有露出电极焊盘（44,45）的窗口（35,37）的聚酰亚胺带（32）和形成在聚酰亚胺带（32）下方的延伸的光束引线（31,36） 到窗口（35,37）。 带（32）上的焊球（49）通过带（32）中的孔和带（32）下方的铜引线与梁引线（31,36）电连接。 通过窗口（35,37）暴露的光束引线（31,36）分别与电极焊盘（44,45）接合，然后施加液态树脂密封剂。
-
公开(公告)号：KR1019990016044A
公开(公告)日：1999-03-05
申请号：KR1019970038466
申请日：1997-08-12
Applicant: 삼성전자주식회사
IPC: H01L23/02
Abstract: 본 발명은 볼 그리드 어레이 패키지 및 그의 제조 방법에 관한 것으로, 볼 그리드 어레이 패키지의 열 방출용 비아 구멍을 통한 내습성을 억제하며, 열 방출 특성을 향상시키기 위하여 반도체 칩이 부착되는 칩 실장 영역의 하부에 복수개의 열 방출용 비아 홀을 형성하고, 열 방출용 비아 홀의 내부에 저융점 금속이 채워진 인쇄회로기판을 갖는 볼 그리드 어레이 패키지 및 그의 제조 방법이 개시되어 있다.
-
-
Patent Agency Ranking
公开(公告)号：KR1019950003903B1
公开(公告)日：1995-04-20
申请号：KR1019920000149
申请日：1992-01-08
Applicant: 삼성전자주식회사
IPC: H01L23/02
Abstract: In a molding device of semiconductor package where a lead frame is equipped on cavities within upper and lower dies and resins are introduced, a runner and a linkage path form a gate in either side of the cavities formed within upper and lower dies, and the resins are introduced into the cavity opposite to another cavity of the die where the gate is formed.
Abstract translation: 在半导体封装的成型装置中，引线框架设置在上下模具和树脂之间的空腔中，流道和连接路径在形成在上模和下模内的空腔的任一侧形成门，并且树脂 被引入与形成栅极的管芯的另一空腔相对的空腔中。
-
公开(公告)号：KR100472309B1
公开(公告)日：2005-05-27
申请号：KR1019970034138
申请日：1997-07-22
Applicant: 삼성전자주식회사
IPC: H01L21/60
Abstract: 본 발명은 빔리드(beam lead)의 홀에 삽입하여 가이드하도록 본체의 저면에 가장자리 돌출부 외에 중앙 돌출부를 추가로 형성하여 본딩의 안정성을 향상시키도록 한 빔리드본딩용 메탈툴(metal tool)에 관한 것이다.
본 발명의 목적은 빔리드를 형상에 관계없이 가이드하고, 본딩패드와 빔리드의 콘택면적을 확대하여 본딩 안정성을 향상시키도록 한 빔리드본딩용 메탈툴을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명은 저면 모서리에 형성되어, 빔리드를 반도체칩의 본딩패드에 정합하기 위해 가이드하는 가장자리 돌출부들을 갖는 본체, 그리고 상기 본체의 저면 중앙부에 형성되어, 상기 빔리드의 본딩영역의 홀에 삽입한 상태에서 상기 빔리드를 상기 본딩패드에 정합하기 위해 가이드하는 중앙 돌출부를 포함하는 것을 특징으로 한다.
따라서, 본 발명은 빔리드의 형상에 관계없이 가이드할 수 있고 반도체칩의 본딩패드와 빔리드의 본딩면적을 확대하여 본딩성을 향상시킬 수 있다.-
公开(公告)号：KR1020020069626A
公开(公告)日：2002-09-05
申请号：KR1020010009910
申请日：2001-02-27
Applicant: 삼성전자주식회사
Inventor： 하웅기
IPC: H01L23/48
CPC classification number: H01L24/97 , H01L2224/48091 , H01L2224/48237 , H01L2224/48247 , H01L2224/48257 , H01L2224/73265 , H01L2924/181 , H01L2924/19107 , H01L2924/00014 , H01L2924/00012
Abstract: PURPOSE: A semiconductor device including inner power is provided to input/output data stored inside the device and enable data retention even if power from the exterior is disconnected, by including the inner power like a thin film battery in a volatile device like a random access memory(RAM) device. CONSTITUTION: Bonding pads(122) are formed in a semiconductor chip(120). The semiconductor chip is mounted on a substrate having external connection terminals corresponding to the bonding pads. A connection unit electrically connects respective bonding pads with the external connection terminals corresponding to the bonding pads. Molding resin(160) encapsulates an electrical connection part including the semiconductor chip. Connection terminals electrically connect terminals of the bonding pads with the external connection terminals corresponding to the terminals of the bonding pads, interposed between the semiconductor chip and the substrate.
Abstract translation: 目的：将包含内部功率的半导体器件提供给存储在器件内部的输入/输出数据，并且即使外部电源断开，也可以通过将诸如薄膜电池的内部功率包括在诸如随机存取的易失性器件中来实现数据保持 内存（RAM）设备。 构成：在半导体芯片（120）中形成接合焊盘（122）。 半导体芯片安装在具有对应于接合焊盘的外部连接端子的基板上。 连接单元将各个接合焊盘与对应于接合焊盘的外部连接端子电连接。 成型树脂（160）封装包括半导体芯片的电连接部分。 连接端子将接合焊盘的端子与插入在半导体芯片和基板之间的接合焊盘的端子对应的外部连接端子电连接。
-
公开(公告)号：KR1020010106782A
公开(公告)日：2001-12-07
申请号：KR1020000027743
申请日：2000-05-23
Applicant: 삼성전자주식회사
IPC: G06K19/04
CPC classification number: H01L23/5388 , G06K19/07743 , H01L23/10 , H01L24/45 , H01L24/48 , H01L2224/451 , H01L2224/48091 , H01L2224/48227 , H01L2924/01078 , H01L2924/01079 , H01L2924/181 , H01L2924/19041 , Y10S439/946 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 본 발명은 메모리 카드에 관한 것으로서, 메모리 카드의 크기를 축소하여 디지털 기기의 소형화에 적합하도록 하는 한편, 사용상 취급이 간편하고 신뢰성이 우수한 초소형 메모리 카드를 제공하기 위한 것이다. 본 발명에 따른 메모리 카드는 그 크기가 패키지 수준으로 축소되며, 막대형의 외부 접촉 패드들이 일렬로 메모리 카드의 한쪽 끝에 치우쳐 형성된다. 본 발명의 실시예에 따른 메모리 카드의 크기는 22㎜×30㎜이고 두께는 약 1.2㎜이며, 외부 접촉 패드 각각의 폭은 0.85㎜이고 핀 피치는 1.10㎜로 외부 접촉 패드들은 카드 전체 면적의 약 15% 이하를 점유한다. 메모리 카드는 플라스틱 카드 몸체와 반도체 패키지로 구성되며, 카드 몸체의 제 1 면에 형성된 캐버티에는 반도체 패키지가 물리적으로 결합된다. 패키지는 기판과 메모리 칩과 몰딩 수지층으로 구성되며, 기판의 양쪽 면에는 회로 배선과 외부 접촉 패드들이 형성되어 서로 전기적으로 연결된다. 메모리 칩은 기판에 탑재되어 회로 배선과 전기적으로 연결되며, 몰딩 수지층에 의하여 밀봉된다. 본 발명의 실시예에 따르면, 몰딩 수지층은 금형 주입구 쪽에 해당하는 부분에 오목부가 형성되어, 수지 잔여물의 제거 후 잔여물의 일부가 남아 있더라도 카드 몸체와 패키지 사이의 결합에 영향을 받지 않는다. 본 발명의 메모리 카드는 MP3 폰, MP3 플레이어, 디지털 카메라 등의 디지털 기기에 데이터 저장 및 재생의 용도로 사용된다.
-
公开(公告)号：KR1019980043246A
公开(公告)日：1998-09-05
申请号：KR1019960061047
申请日：1996-12-02
Applicant: 삼성전자주식회사
IPC: H01L23/12
Abstract: 본 발명은 볼 그리드 어레이(BGA; Ball Grid Array) 패키지에 관한 것으로, 패터닝(patterning)된 배선 패턴의 상부면에 반도체 칩이 부착되며, 그 반도체 칩과 전기적으로 연결된 솔더 볼이 배선 패턴의 하부면에 부착된 구조를 갖는 리드 프레임을 이용한 볼 그리드 어레이 패키지를 제공함으로써, 종래의 다층의 배선 패턴층이 형성된 기판을 이용한 패키지에 비해 제조 원가가 절감되는 장점이 있다.
그리고, 본 발명에 따른 리드 프레임의 두께는 종래의 기판의 두께보다 얇기 때문에 패키지의 박형화를 구현할 수 있으며 동시에 반도체 칩과 솔더 볼 사이의 전기적 접속 거리가 짧아지기 때문에 전기적 특성 및 열 방출 특성이 향상되는 장점이 있다.
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.021 seconds)
