公开(公告)号：KR20210031172A

公开(公告)日：2021-03-19

申请号：KR1020190112794A

申请日：2019-09-11

Applicant: 삼성전자주식회사

Inventor： 한성호 ,  김구섭 ,  김영주 ,  이재연

IPC: G01R31/392 ,  G01R31/36 ,  G01R31/367 ,  G01R31/382 ,  G01R31/3835 ,  G01R31/389

CPC classification number: G01R31/392 ,  G01R31/3646 ,  G01R31/3648 ,  G01R31/367 ,  G01R31/382 ,  G01R31/3835 ,  G01R31/389

Abstract: 다양한 실시 예에 따르면, 전자 장치는, 배터리, 적어도 하나의 프로세서 및 메모리를 포함하며, 상기 메모리는, 실행 시에, 상기 적어도 하나의 프로세서가, 상기 배터리의 잔존 용량을 확인하고, 상기 확인된 배터리의 잔존 용량이 임계 잔존 용량 이하이면 배터리 잔존 용량과 연관된 정보를 출력하고, 상기 확인된 잔존 용량이 상기 임계 잔존 용량 이하가 아닌 경우 상기 배터리의 충전 또는 방전 시 상기 배터리의 전압 또는 저항값에 기반하여 배터리의 이상 상태와 연관된 정보를 출력하도록 하는 인스트럭션들을 저장할 수 있다. 다른 실시 예가 가능하다.

公开(公告)号：KR20210031628A

公开(公告)日：2021-03-22

申请号：KR1020200117042A

申请日：2020-09-11

Applicant: 삼성전자주식회사

Inventor： 사마스 아가왈 ,  하리하란 크리쉬난 에스 ,  한성호 ,  브라마다산 수브라마니안 스워나스 ,  안슐 카우쉬크 ,  라지쿠마 수바쉬 파틸

IPC: G01R31/392 ,  B60L58/12 ,  B60L58/16 ,  G01R31/371 ,  G08B21/18

CPC classification number: G01R31/392 ,  B60L3/0046 ,  B60L58/12 ,  B60L58/16 ,  G01R31/3648 ,  G01R31/367 ,  G01R31/371 ,  G01R31/382 ,  G08B21/185

Abstract: 일 실시예는, 배터리의 충전 용량이 비교적 급격히 감소하는 시점을 예측하는 배터리 상태 측정 방법 및 배터리 관리 시스템을 제공한다.
배터리 상태 측정 방법은 상기 배터리에 대해 진행된 충전 사이클의 횟수에 대한 상기 배터리의 충전 용량과 관련된 적어도 하나의 프리커서의 변화를 모니터링하는 단계 및 상기 적어도 하나의 프리커서의 변화가 임계 횟수의 충전 사이클이 진행된 상기 배터리에 대한 적어도 하나의 사전 구성 패턴을 따르는 경우, 상기 배터리의 충전 용량의 급격한 감소가 임박한 것으로 예측하는 단계를 포함할 수 있다.

公开(公告)号：WO2022215896A1

公开(公告)日：2022-10-13

申请号：PCT/KR2022/003835

申请日：2022-03-18

Applicant: 삼성전자주식회사

Inventor： 이상헌 ,  오부근 ,  한성호

IPC: H02J7/00 ,  G01R19/12 ,  G01R19/165 ,  G01R27/02

Abstract: 다양한 실시예에 따른, 전자 장치는, 배터리와, 상기 배터리를 보호하기 위한 배터리 보호 회로를 포함하고, 상기 배터리 보호 회로는, 상기 배터리의 충전 또는 방전을 차단하는 차단기와, 상기 배터리의 전압의 미소 시간 변화율을 검출하는 미분기와, 상기 미분기의 출력을 정류하는 정류기와, 상기 정류기의 출력이 임계치를 초과하는 경우 저항 값이 변화하는 감지기와, 상기 감지기의 저항 값에 기초하여 상기 차단기를 제어하는 배터리 보호 집적 회로를 포함할 수 있다. 그 외에도 다양한 실시예들이 가능할 수 있다.

公开(公告)号：KR1020050113300A

公开(公告)日：2005-12-02

申请号：KR1020040037328

申请日：2004-05-25

Applicant: 삼성전자주식회사

Inventor： 한성호 ,  최길현 ,  이상우 ,  전형민 ,  김락환

IPC: H01L21/28

CPC classification number: H01L21/76846 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/76876 ,  H01L21/76877 ,  H01L2221/1089

Abstract: 큰 아스펙트비 및 작은 CD를 가지는 콘택홀과 같은 리세스 영역을 매립하는 공정을 포함하는 금속 배선 형성 공정에 관하여 개시한다. HCM을 이용하는 스퍼터링 공정에 의하여 메탈릭 모드로 형성된 Ti-리치 TiN막을 형성한다. Ti-리치 TiN막의 증착 시간을 제한하면, 리세스 영역의 외부에서는 비교적 높은 질소 함량을 가지고, 리세스 영역의 내부에서는 비교적 낮은 질소 함량은 가진다. Ti-리치 TiN막을 하지막으로 하여 그 위에 CVD-Al막을 형성함으로써, CVD-Al막의 하지막 의존성에 따라 리세스 영역의 내부에만 선택적으로 Al막이 성장할 수 있도록 한다. CVD-Al막의 하지막 의존성을 유리하게 이용하기 위하여 Ti-리치 TiN막의 증착 시간을 가능한 짧게 설정한다. 그리고, Ti-리치 TiN막 형성 후 진공파괴 없이 인시튜로 CVD-Al막을 형성한다. CVD-Al막 형성시에는 Al 소스의 리세스 영역 외부에서의 반응이 억제된 상태에서 Al 소스가 리세스 영역 내부까지 도달되는 양을 증가시키기 위하여 온도를 가능한 한 낮추고, 증가된 압력 및 캐리어 가스 유량을 적용한다.

公开(公告)号：KR100519796B1

公开(公告)日：2005-10-10

申请号：KR1020030079943

申请日：2003-11-12

Applicant: 삼성전자주식회사

Inventor： 이상우 ,  최길현 ,  한성호 ,  이종명 ,  최경인

IPC: H01L21/28

Abstract: 알루미늄 배선을 보호하기 위한 버퍼금속막을 형성하는 방법이 개시된다. 이 방법은 반도체기판을 준비하는 것을 구비한다. 상기 반도체기판 상에 그루브를 갖는 층간절연막을 형성하고, 상기 층간절연막 상에 장벽금속막 및 Al 막을 차례로 형성한다. 그 후, 화학기계적연마 기술을 사용하여, 상기 층간절연막의 상부면이 노출될 때 까지, 상기 Al 막 및 상기 장벽금속막을 평탄화시키어 상기 그루브 내에 한정되는 Al 배선을 형성한다. 상기 Al 배선이 형성된 반도체기판 상에 Ti 원자들을 함유하는 금속막을 형성하고, 상기 금속막이 형성된 반도체기판을 열처리하여 상기 Al 배선과 상기 금속막을 반응시켜 Ti-Al 금속화합물막을 형성한다. 상기 Ti-Al 금속화합물막이 형성된 후, 미반응된 상기 금속막을 제거한다.

公开(公告)号：KR1020140032087A

公开(公告)日：2014-03-14

申请号：KR1020120098466

申请日：2012-09-05

Applicant: 삼성전자주식회사

Inventor： 이호기 ,  김희석 ,  한성호

IPC: G06Q50/04 ,  H01L21/00

CPC classification number: G05B19/4184 ,  G05B2219/31483 ,  G05B2219/32201 ,  G05B2219/45031 ,  Y02P90/14 ,  Y02P90/20 ,  Y02P90/22 ,  Y02P90/26 ,  Y02P90/86

Abstract: Disclosed is a method for managing a semiconductor manufacturing line. The method comprises: setting a standard recipe for manufacturing equipment; collecting standard data on the manufacturing equipment controlled according to the standard recipe; modeling the standard data statistically, and eliciting a management index of the modeling; performing a unit process using the modeling, and obtaining monitoring data during the unit process; and updating the modeling using the monitoring data as reference data, and performing the unit process again. [Reference numerals] (AA) Start; (BB) Yes; (CC) End; (DD) No; (S10) Set a standard recipe; (S20) Collect monitoring data until more than one cycle preventive maintenance; (S30) Obtain a management limit by modeling; (S40) Perform a manufacturing process using the modeling and collect modeling data; (S50) Will the manufacturing process be stopped?; (S60) Update the modeling using the modeling data as a reference data

Abstract translation: 公开了一种用于管理半导体生产线的方法。 该方法包括：设置制造设备的标准配方; 收集根据标准配方控制的制造设备的标准数据; 对标准数据进行统计建模，并引出建模的管理指标; 使用建模执行单元处理，并在单元处理期间获取监视数据; 并使用监视数据作为参考数据来更新建模，并再次执行单元处理。 （附图标记）（AA）开始; （BB）是的; （CC）结束; （DD）否 （S10）设定标准配方; （S20）收集监控数据直到多个循环预防性维护; （S30）通过建模获取管理限制; （S40）使用建模和采集建模数据进行制造过程; （S50）制造过程是否停止？ （S60）使用建模数据作为参考数据更新建模

公开(公告)号：KR1020090029040A

公开(公告)日：2009-03-20

申请号：KR1020070094283

申请日：2007-09-17

Applicant: 삼성전자주식회사

Inventor： 안종선 ,  김진홍 ,  방석철 ,  정은국 ,  한성호

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/027

CPC classification number: H01L21/32139 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144

Abstract: A method for forming a semiconductor pattern is provided to prevent a pitting phenomenon of a conductive film of a protrusion region by using a trim process exposing a part of the conductive film of a recess region and a part of the conductive film of the protrusion region. A substrate(100) has a protrusion region(P) and a recess region(R). The recess region is positioned between the protrusion regions. A conductive film(104) having a non-planar surface is formed on the substrate. A first mask film(106) is formed on the conductive film. A first insulating film having a planar surface is formed on the first mask film. A first insulating pattern(108a) is formed by patterning the first insulating film, and exposes a part of the first mask film of the protrusion region and a part of the first mask film of the recess region. A first mask pattern is formed by etching the first mask film, and exposes a part of the conductive film of the protrusion region and a part of the conductive film of the recess region. A second insulating pattern(109a) is formed on the first mask pattern, and exposes a part of the mask pattern. A second mask pattern is formed by etching the first mask pattern. A conductive pattern is formed by etching the conductive film. The first insulating film is formed by using a flowable oxide film or a SOG(Spin On Glass) having an etch selectivity about the first conductive film and the first mask film.

Abstract translation: 提供一种用于形成半导体图案的方法，通过使用露出凹部的导电膜的一部分和突出区域的导电膜的一部分的修整工艺来防止突起区域的导电膜的点蚀现象。 基板（100）具有突出区域（P）和凹部区域（R）。 凹部区域位于突出区域之间。 在基板上形成具有非平坦表面的导电膜（104）。 在导电膜上形成第一掩模膜（106）。 在第一掩模膜上形成具有平坦表面的第一绝缘膜。 第一绝缘图案（108a）通过图案化第一绝缘膜而形成，并且暴露突起区域的第一掩模膜的一部分和凹部的第一掩模膜的一部分。 通过蚀刻第一掩模膜形成第一掩模图案，并且使突出区域的导电膜的一部分和凹部的导电膜的一部分露出。 在第一掩模图案上形成第二绝缘图案（109a），并露出掩模图案的一部分。 通过蚀刻第一掩模图案形成第二掩模图案。 通过蚀刻导电膜形成导电图案。 通过使用具有对第一导电膜和第一掩模膜的蚀刻选择性的可流动氧化物膜或SOG（旋转玻璃）形成第一绝缘膜。

公开(公告)号：KR1020130115849A

公开(公告)日：2013-10-22

申请号：KR1020120038563

申请日：2012-04-13

Applicant: 삼성전자주식회사

Inventor： 김익수 ,  김호곤 ,  홍용택 ,  김경환 ,  김희석 ,  한성호

IPC: H01L21/205

CPC classification number: H01L21/3065 ,  C23C16/4412 ,  H01L21/02104 ,  H01L21/67017

Abstract: PURPOSE: An apparatus for fabricating a semiconductor device is provided to control the inner air stream of a chamber by using an insertion pin which is inserted into a baffle hole. CONSTITUTION: A gas injection pipe (120) and a gas pumping pipe (180) are connected to a chamber (110). A baffle assembly (140) is inserted into a chamber wall. The baffle assembly includes a baffle plate (142) and a baffle guide (146). The baffle plate has holes. The baffle guide surrounds the outer surface of the baffle plate.

Abstract translation: 目的：提供一种用于制造半导体器件的装置，通过使用插入挡板孔中的插销来控制腔室的内部空气流。 构成：气体注入管（120）和气体抽吸管（180）连接到腔室（110）。 挡板组件（140）插入室壁中。 挡板组件包括挡板（142）和挡板导向件（146）。 挡板有孔。 挡板导向件围绕挡板的外表面。

公开(公告)号：KR1020070030647A

公开(公告)日：2007-03-16

申请号：KR1020060001691

申请日：2006-01-06

Applicant: 삼성전자주식회사

Inventor： 최경인 ,  한성호 ,  이상우 ,  김대용

IPC: H01L21/28

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 반도체 소자의 금속 배선 형성 방법이 제공된다. 반도체 소자의 금속 배선 형성 방법은 기판 상에 리세스 영역을 구비한 절연막 패턴을 형성하고, 리세스 영역의 상면, 측벽 및 밑면에 제1 장벽 금속막을 형성하고, 리세스 영역의 상면, 측벽 및 밑면에 형성되되, 절연막 패턴의 상면 위에서보다 리세스 영역의 내벽에서 더 작은 질소 함량을 갖는 TiN막으로 이루어진 제2 장벽 금속막을 형성하고, 리세스 영역의 일부를 채우도록 다마신 배선을 형성하고, 다마신 배선이 채워지지 않은 리세스 영역에 식각 정지막 패턴을 형성하는 것을 포함한다.
금속 배선, 다마신 배선, 식각 정지막

公开(公告)号：KR100594276B1

公开(公告)日：2006-06-30

申请号：KR1020040037328

申请日：2004-05-25

Applicant: 삼성전자주식회사

Inventor： 한성호 ,  최길현 ,  이상우 ,  전형민 ,  김락환

IPC: H01L21/28

CPC classification number: H01L21/76846 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/76876 ,  H01L21/76877 ,  H01L2221/1089

Abstract: 큰 아스펙트비 및 작은 CD를 가지는 콘택홀과 같은 리세스 영역을 매립하는 공정을 포함하는 금속 배선 형성 공정에 관하여 개시한다. HCM을 이용하는 스퍼터링 공정에 의하여 메탈릭 모드로 형성된 Ti-리치 TiN막을 형성한다. Ti-리치 TiN막의 증착 시간을 제한하면, 리세스 영역의 외부에서는 비교적 높은 질소 함량을 가지고, 리세스 영역의 내부에서는 비교적 낮은 질소 함량은 가진다. Ti-리치 TiN막을 하지막으로 하여 그 위에 CVD-Al막을 형성함으로써, CVD-Al막의 하지막 의존성에 따라 리세스 영역의 내부에만 선택적으로 Al막이 성장할 수 있도록 한다. CVD-Al막의 하지막 의존성을 유리하게 이용하기 위하여 Ti-리치 TiN막의 증착 시간을 가능한 짧게 설정한다. 그리고, Ti-리치 TiN막 형성 후 진공파괴 없이 인시튜로 CVD-Al막을 형성한다. CVD-Al막 형성시에는 Al 소스의 리세스 영역 외부에서의 반응이 억제된 상태에서 Al 소스가 리세스 영역 내부까지 도달되는 양을 증가시키기 위하여 온도를 가능한 한 낮추고, 증가된 압력 및 캐리어 가스 유량을 적용한다.
Ti-리치 TiN막, CVD-Al, HCM, 하지막 의존성

Abstract translation: 公开了一种用于形成诸如具有大纵横比的接触孔和小CD的凹陷区域的工艺。 通过使用HCM的溅射工艺形成以金属模式形成的富Ti TiN膜。 限制富Ti的TiN膜的沉积时间在凹陷区域外具有相对高的氮含量和在凹陷区域内具有相对低的氮含量。 形成富Ti的TiN膜作为基膜，并在其上形成CVD-Al膜，由此根据CVD-Al膜的底层膜依赖性，Al膜可以仅选择性地在凹陷区中生长。 为了有利地利用CVD-Al膜的底层膜依赖性，富Ti的TiN膜的沉积时间尽可能短。 在形成富Ti的TiN膜之后，在没有真空击穿的情况下就地形成CVD-Al膜。 CVD-Al系膜形成是温度当下能够增加Al源的量在所述Al源的凹陷区域外的反应以到达内部凹进区域被抑制状态下，增加的压力和载气流量 已应用。