비휘발성 메모리요소 및 이를 포함하는 메모리소자
    2.
    发明公开
    비휘발성 메모리요소 및 이를 포함하는 메모리소자 有权
    非易失性存储器元件和包括其的存储器件

    公开(公告)号:KR1020120020989A

    公开(公告)日:2012-03-08

    申请号:KR1020100084970

    申请日:2010-08-31

    Abstract: PURPOSE: A nonvolatile memory element and a memory device including the same are provided to improve reliability, reproducibility, and stability of a memory characteristic by including a buffer layer between a memory layer and a first electrode. CONSTITUTION: A second electrode(E2) is separated with a first electrode(E1). A memory layer(M1) is included between the first electrode and the second electrode. The memory layer has a variable resistance characteristic with an ionic species movement. An oxygen supply layer and an oxygen exchange layer are formed on the memory layer. A buffer layer is included between the memory layer and the first electrode.

    Abstract translation: 目的:提供一种非易失性存储器元件和包括该非易失性存储元件的存储器件,以通过在存储层和第一电极之间包括缓冲层来提高存储器特性的可靠性,再现性和稳定性。 构成:用第一电极(E1)分离第二电极(E2)。 存储层(M1)包括在第一电极和第二电极之间。 记忆层具有离子物质运动的可变电阻特性。 在存储层上形成氧供给层和氧交换层。 存储层和第一电极之间包括缓冲层。

    상변화 메모리 소자 및 그 제조 방법
    3.
    发明公开
    상변화 메모리 소자 및 그 제조 방법 无效
    相变存储器件及其制造方法

    公开(公告)号:KR1020080064605A

    公开(公告)日:2008-07-09

    申请号:KR1020070001696

    申请日:2007-01-05

    Abstract: A phase change memory device and a method for manufacturing the same are provided to prevent degradation in a boundary between a BEC(Back Electrode Contact) and a phase change layer using a phase change layer as the BEC thereof. A phase change memory device includes a lower electrode, a BEC(23), a first phase change layer, a second phase change layer, and an upper electrode(26). The BEC is formed on the lower electrode by using phase change materials. The first phase change layer is formed on the BEC, and has a width less than that of the BEC. The second phase change layer is formed on the first phase change layer, and has a width greater than that of the first phase change layer. The upper electrode is formed on the second phase change layer. A first insulation layer is formed on a lateral surface of the lower electrode and a side of the BEC. A second insulation layer is formed on a lateral surface of the first phase change layer.

    Abstract translation: 提供了一种相变存储器件及其制造方法,以防止使用相变层作为其BEC的BEC(背极接触)和相变层之间的边界的劣化。 相变存储器件包括下电极,BEC(23),第一相变层,第二相变层和上电极(26)。 BEC通过使用相变材料形成在下电极上。 第一相变层形成在BEC上,其宽度小于BEC的宽度。 第二相变层形成在第一相变层上,其宽度大于第一相变层的宽度。 上电极形成在第二相变层上。 第一绝缘层形成在下电极的侧表面和BEC侧。 第二绝缘层形成在第一相变层的侧表面上。

    플레어 각이 변화하는 혼 안테나를 구비하는 전자사이클로트론 공명 장비
    4.
    发明公开
    플레어 각이 변화하는 혼 안테나를 구비하는 전자사이클로트론 공명 장비 失效
    带喇叭天线的电子回旋共振设备,其耀斑角度变化

    公开(公告)号:KR1020050056692A

    公开(公告)日:2005-06-16

    申请号:KR1020030089738

    申请日:2003-12-10

    CPC classification number: H01J37/3222 H01J37/32192 H01J37/32678

    Abstract: 본 발명은 그의 내부에 웨이퍼가 설치되고 감압 환경이 조성된 진공 용기에 소정의 반응 가스와 마이크로파를 도입하여 플라즈마를 발생시키는 전자 사이클로트론 공명 장비에 있어서, 상기 진공 용기의 상단에 설치되어 소정의 고주파 발생기로부터 제공된 마이크로파를 상기 진공 용기 내에 방사하고, 길이방향으로 확장 및 수축이 가능하여 플레어 각이 변화하는 혼 안테나를 구비하는 전자 사이클로트론 공명 장비를 개시한다. 상기와 같이 구성된 전자 사이클로트론 장비는 플라즈마실 내에 마이크로파를 방사하는 혼 안테나의 구성함에 있어서, 고정성 안테나와 다수의 이동성 안테나를 설치함으로써, 이동성 안테나의 이동 여부 또는 그 이동 거리에 따라 혼 안테나의 플레어 각을 조절할 수 있게 되었다. 따라서, 플라즈마실 내에 방사되는 마이크로파의 균일도를 조절할 수 있는 이점이 있다.

    광민감성 소자를 이용한 이미지 센서 및 그 동작 방법
    5.
    发明授权
    광민감성 소자를 이용한 이미지 센서 및 그 동작 방법 有权
    使用感光装置的图像传感器和操作图像传感器的方法

    公开(公告)号:KR101705251B1

    公开(公告)日:2017-02-10

    申请号:KR1020100030510

    申请日:2010-04-02

    CPC classification number: H01L27/14601 H01L27/14645 H01L31/0264

    Abstract: 광민감성소자로서광민감성산화물반도체트랜지스터를사용한이미지센서및 상기이미지센서에서입사광의 RGB 값을구하는이미지센서의동작방법을개시한다. 개시된이미지센서에따르면, 하나의광센싱층을갖는하나의단일한셀이입사광의 RGB 성분을모두검출할수 있는하나의단위화소의역할을할 수있다. 따라서, 단위화소의크기를소형화할수 있으며, 별도의컬러필터를필요로하지않기때문에, 이미지센서의제조공정을단순화하고제조비용을저감시킬수 있다.

    Abstract translation: 提供了使用感光氧化物半导体材料作为感光装置的图像传感器和操作用于获取图像传感器中的入射光的RGB值的图像传感器的方法,该图像传感器包括多个光的阵列 其中每个感光单元包括形成氧化物半导体晶体管的沟道区的光敏氧化物半导体层。 光敏氧化物半导体层的电子特性根据照射在光敏氧化物半导体层上的光量而变化。 每个感光单元构成单个单色彩像素。

    비정질 반도체 TFT의 전기적 특성을 산출하는 방법 및 장치
    7.
    发明授权
    비정질 반도체 TFT의 전기적 특성을 산출하는 방법 및 장치 有权
    用于计算非晶半导体薄膜晶体管的电特性的方法和装置

    公开(公告)号:KR101571139B1

    公开(公告)日:2015-11-24

    申请号:KR1020090053494

    申请日:2009-06-16

    Abstract: 본발명은비정질반도체 TFT의전기적특성을산출하는방법및 장치에관한것으로, 본발명에따른전기적특성산출방법은비정질반도체 TFT에빛을조사하여 C-V의광 응답특성을측정하여입력받고, 빛을조사하지않은경우와빛을조사한경우의전기용량각각을연산하여 C-V의함수로모델링한후, 측정된광 응답특성과모델링된함수를조합하여상태밀도를산출함으로써, 비정질반도체 TFT의전기적특성을제공한다.

    저항성 메모리소자 제조장치
    9.
    发明公开
    저항성 메모리소자 제조장치 无效
    电阻存储器件的制造装置

    公开(公告)号:KR1020120032909A

    公开(公告)日:2012-04-06

    申请号:KR1020100094468

    申请日:2010-09-29

    CPC classification number: H01L21/67207 G11C13/0004 H01L45/04 H01L45/146

    Abstract: PURPOSE: A resistive memory device manufacturing apparatus is provided to manufacture oxide layers in different chambers with respect to the composition of each oxide layer, thereby preventing contamination generated by manufacturing the oxide layers in a single chamber. CONSTITUTION: A load-lock chamber(210) receives a substrate from the outside. A movable module chamber(220) comprises a robot arm which transfers the substrate from the load-lock chamber. A first oxide deposition chamber(240) is used for depositing a first buffer layer and a second buffer layer. A second oxide deposition chamber(250) is used for depositing a resistive change layer. A metal electrode deposition chamber(230) is used for depositing a first electrode and a second electrode.

    Abstract translation: 目的:提供电阻式存储器件制造装置,以相对于每个氧化物层的组成制造不同室中的氧化物层,从而防止在单个室中制造氧化物层所产生的污染。 构成:负载锁定室(210)从外部接收基板。 可移动模块室(220)包括从加载锁定室传送基板的机器人手臂。 第一氧化物沉积室(240)用于沉积第一缓冲层和第二缓冲层。 第二氧化物沉积室(250)用于沉积电阻变化层。 金属电极沉积室(230)用于沉积第一电极和第二电极。

    더미 게이트를 이용한 트랜지스터의 제조방법
    10.
    发明公开
    더미 게이트를 이용한 트랜지스터의 제조방법 无效
    使用DUMMY GATE制造晶体管的方法

    公开(公告)号:KR1020090114936A

    公开(公告)日:2009-11-04

    申请号:KR1020080040822

    申请日:2008-04-30

    CPC classification number: H01L29/66545 H01L29/42392

    Abstract: PURPOSE: A method of fabricating transistor using dummy gate is provided to reduce the manufacturing cost by forming the length of the gate. CONSTITUTION: The source formation region(115), and the drain formation field(117) and channel forming region(116) are formed on the silicon layer by patterning the first insulation layer(112). The second insulation layer is spread on the substrate. The gate dummy pattern(120) is formed by patterning the second insulation layer. Trimming is carried out on the gate dummy pattern. The third insulation layer which covers the gate dummy pattern is formed on the substrate. The dummy gate region is exposed by planarizing the third insulation layer.

    Abstract translation: 目的:提供使用伪栅极制造晶体管的方法,以通过形成栅极的长度来降低制造成本。 构成:通过图案化第一绝缘层(112),在硅层上形成源极形成区域(115)和漏极形成区域(117)和沟道形成区域(116)。 第二绝缘层扩散在基板上。 栅极虚设图案(120)通过图案化第二绝缘层而形成。 在门虚拟图案上进行修整。 覆盖栅极虚设图案的第三绝缘层形成在基板上。 通过平坦化第三绝缘层来露出伪栅极区域。

Patent Agency Ranking