公开(公告)号：KR1020090097399A

公开(公告)日：2009-09-16

申请号：KR1020080022511

申请日：2008-03-11

Applicant: 삼성전자주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 백찬욱 ,  박건식 ,  김종민 ,  전성찬 ,  신영민 ,  소진규

IPC: H01P1/201

CPC classification number: H01P1/201 ,  H01P3/122 ,  H01P3/13

Abstract: A substrate is provided to perform a dispersive meta material by using diffraction between electromagnetic waves which pass a plurality of waveguides. A substrate(1) includes a first surface(10), a second surface(20), and a plurality of waveguides(30). An electromagnetic wave is incident on the first surface. The electromagnetic wave is emitted from the second surface. A plurality of waveguides is arranged according to a first axial direction and a second axial direction. The first axial direction is parallel to a polarizing direction of the electromagnetic wave. The second axial direction is vertical to the first axial direction. A plurality of waveguides generates diffraction of the electromagnetic wave by delivering the electromagnetic wave from the first surface to the second surface. A plurality of waveguides generates Fabry-Perot resonance of the electromagnetic wave.

Abstract translation: 提供衬底以通过使通过多个波导的电磁波之间的衍射来执行分散的间位材料。 基板（1）包括第一表面（10），第二表面（20）和多个波导（30）。 电磁波入射在第一表面上。 电磁波从第二表面发射。 多个波导根据第一轴向和第二轴向布置。 第一轴向平行于电磁波的偏振方向。 第二轴向垂直于第一轴向。 多个波导通过将电磁波从第一表面传递到第二表面而产生电磁波的衍射。 多个波导产生电磁波的法布里 - 珀罗共振。

公开(公告)号：KR100813273B1

公开(公告)日：2008-03-13

申请号：KR1020070001159

申请日：2007-01-04

Applicant: 삼성전자주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 백찬욱 ,  진용완 ,  박건식 ,  김종민 ,  신영민 ,  소진규

IPC: H01L21/027

CPC classification number: G03F7/00 ,  G03F1/22 ,  G03F9/7053 ,  G03F9/7076 ,  G03F1/60

Abstract: A mask for use in an LIGA(Lithographie Galvanofomung Abformung) process, a method for manufacturing the same, and a method for manufacturing a micro structure using the LIGA process are provided to reduce an alignment error with respect to photoresist layers by inserting an aligning pin into aligning pin holes on the entire photoresist layers. A substrate(120) for a structure, a photoresist layer(152) comprised of a plating hole(155) and an aligning pin hole(157) formed on a position corresponding to the plating hole, an aligning pin capable of being inserted into the aligning pin hole are manufactured. Processes for laminating the photoresist layer on the substrate for a structure and forming a plating layer by plating a metal in the plating hole are repeated by the number of the photoresist layers. The alignment between the laminated photoresist layer and a photoresist layer to be laminated is accomplished by inserting the aligning pin into the aligning pin hole on the entire laminated photoresist layer.

Abstract translation: 提供了用于LIGA（Lithographie Galvanofomung Abformung）工艺的掩模，其制造方法和使用LIGA工艺制造微结构的方法，以通过将对准销插入来减少相对于光致抗蚀剂层的对准误差 在整个光致抗蚀剂层上对准针孔。 一种用于结构的衬底（120），由形成在与所述电镀孔相对应的位置上的电镀孔（155）和对准销孔（157）构成的光致抗蚀剂层（152），能够插入到所述电镀孔 制造对准销孔。 通过光致抗蚀剂层的数量重复用于层压用于结构的光致抗蚀剂层和通过在电镀孔中镀覆金属形成镀层的工艺。 层压的光致抗蚀剂层和要层压的光致抗蚀剂层之间的对准是通过将对准销插入整个层叠的光致抗蚀剂层上的对准销孔来实现的。

公开(公告)号：KR102161689B1

公开(公告)日：2020-10-05

申请号：KR1020130152783

申请日：2013-12-10

Applicant: 삼성전자주식회사

Inventor： 신영민

IPC: G06F15/80 ,  G06F12/08

公开(公告)号：KR101858159B1

公开(公告)日：2018-06-28

申请号：KR1020120048455

申请日：2012-05-08

Applicant: 삼성전자주식회사

Inventor： 이회진 ,  신영민

IPC: G06F15/80 ,  G06F13/14

CPC classification number: G06F12/0811 ,  G06F1/3234 ,  G06F1/3275 ,  G06F12/0833 ,  G06F12/084 ,  G06F2212/1028 ,  G06F2212/283 ,  G06F2212/62 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D50/20

Abstract: 멀티-CPU 시스템은적어도하나의제1CPU 코어에접속된제1 L2 캐시컨트롤러를포함하는제1CPU와, 적어도하나의제2CPU 코어에접속된제2 L2 캐시컨트롤러를포함하는제2CPU를포함하며, 상기제1CPU와상기제2CPU는상기제2CPU에집적된 L2 캐시의적어도일부를물리적으로공유한다.

公开(公告)号：KR1020000051356A

公开(公告)日：2000-08-16

申请号：KR1019990001765

申请日：1999-01-21

Applicant: 삼성전자주식회사

Inventor： 신영민

IPC: H03K19/0175

Abstract: PURPOSE: An input-output circuit(201) of a semiconductor interfacing signals selectively is provided to reduce the power consumption of a semiconductor. CONSTITUTION: An input-output circuit(201) of a semiconductor interfacing signals selectively includes the first pad(211) that authorizes a specific reference voltage(Vref). The second pad(212) authorizes external signals(IN1). A voltage comparator(221), whose input terminal is connected to the first and second pads(211,212) and control terminal to the selective signals(SEL), compares the level of the reference voltage(Vref) with that of the external signals(IN1) in response to the selective signals(SEL). Buffer(231, 241) buffers the external signals(IN1) in response to the selective signals(SEL) while connected to the second pad(212). A switching circuit outputs one of the outputs of the voltage comparator(221) and the buffers(231,241) in response to the selective signals(SEL).

Abstract translation: 目的：选择性地提供半导体接口信号的输入输出电路（201）以减少半导体的功耗。 构成：半导体接口信号的输入输出电路（201）选择性地包括授权特定参考电压（Vref）的第一焊盘（211）。 第二垫（212）授权外部信号（IN1）。 将输入端子连接到第一和第二焊盘（211,212）以及与选择信号（SEL）的控制端子的电压比较器（221）将参考电压（Vref）的电平与外部信号（IN1 ）响应于选择信号（SEL）。 当连接到第二焊盘（212）时，缓冲器（231,241）响应于选择信号（SEL）缓冲外部信号（IN1）。 开关电路响应于选择信号（SEL）输出电压比较器（221）和缓冲器（231,241）的输出之一。

公开(公告)号：KR1019990074638A

公开(公告)日：1999-10-05

申请号：KR1019980008352

申请日：1998-03-12

Applicant: 삼성전자주식회사

Inventor： 신영민

IPC: H04L7/04

Abstract: 고속 송/수신 레벨을 채용하는 클럭 포워딩 회로 및 그의 동작 방법이 개시된다. 이 회로는 아날로그 형태의 데이타 신호와 클럭 신호를 전송하는 송신부와, 송신부로부터 출력되는 클럭 신호를 디지탈 형태의 클럭 신호로 변환하는 신호 변환 수단과, 신호 변환된 디지탈 형태의 클럭 신호의 피크간 중간값을 검출하는 레벨 검출 수단 및 아날로그 형태의 클럭 신호에 응답하여 래치한 데이타 신호의 레벨을 피크간 중간값을 기준으로서 인식하는 수신부를 구비하는 것을 특징으로 한다.

公开(公告)号：KR100194660B1

公开(公告)日：1999-06-15

申请号：KR1019950034130

申请日：1995-10-05

Applicant: 삼성전자주식회사

Inventor： 신영민

IPC: H04N9/30

Abstract: 이 발명은 영상확대(ZOOM-IN)가 가능한 액정(LCD) TV용 액정 디스플레이 컨트롤라에 관한 것이다.
이 발명의 구성은, 외부클럭을 수신하여, 제1클럭신호와 제2클럭을 발생하는 클럭발생회로; 상기의 클럭발생회로의 제1클럭과 비디오신호를 수신하여 수평 유효비디오데이타를 출력하는 수평 디코더및 카운터; 상기의 제2클럭을 수신하여, 수직유효 비디오데이타를 출력하는 수직디코더 및 카운터; 사용자의 제어데이타에 수직 및 수평 시작신호와 변환신호를 출력하는 제어회로로 이루어져 있다.
이 발명의 효과는, 액정컨트롤라의 샘플링 방법을 선택적으로 할수 있게하여 가로세로 일정배씩 간단하게 영상확대함으로써, 디스플레이 기능을 다양성을 높이고 사용자에게 작은 화면을 가지고 필요한 부분을 순간적으로 확대시청할 수 있다는 것이다.

公开(公告)号：KR1019960014486B1

公开(公告)日：1996-10-16

申请号：KR1019930001002

申请日：1993-01-27

Applicant: 삼성전자주식회사

Inventor： 신영민

IPC: G02F1/133

Abstract: The LCD controller comprises LCD multiplexers(M1,M2,M3,M4) on the output terminal of the LCD controller to output a first, a second control signal, which are sent to a shift clock(SC), and another first, second control signal, which are sent to a left/right control terminal and a bidirectional data transfer control terminal(DL,DR), selectively and distinguishably by a two-input/one-output multiplexer.

Abstract translation: LCD控制器包括在LCD控制器的输出端上的LCD多路复用器（M1，M2，M3，M4），以输出发送到移位时钟（SC）的第一，第二控制信号，以及另一个第一，第二控制 信号，其被双输入/单输出多路复用器有选择地和可区分地发送到左/右控制终端和双向数据传送控制终端（DL，DR）。

公开(公告)号：KR2019960012900U

公开(公告)日：1996-04-17

申请号：KR2019940025707

申请日：1994-09-30

Applicant: 삼성전자주식회사

Inventor： 신영민

IPC: H04N5/66

公开(公告)号：KR1019950033567A

公开(公告)日：1995-12-26

申请号：KR1019940010775

申请日：1994-05-17

Applicant: 삼성전자주식회사

Inventor： 신영민

IPC: G02F1/133

Abstract: 본 발명은 액정 표시 패널의 표시 제어방법 및 회로를 공개한다. 그 방법은 델타 구조의 액정 표시 패널에 데이타를 표시하기 위한 액정 표시 패널이 표시 제어방법에 있어서, 제1프레임 기간동안 상기 액정 표시패널에 원래의 데이타를 표시하는 단계, 제2프레임 기간동안 상기 액정 표시패널에 원래의 데이타의 짝수번째 라인(또는 홀수번째 라인)에 표시되는 이 데이타를 1픽셀만큼 지연하여 표시하는 단계로 이루어져 있다. 따라서, 델타구조의 액정 표시 패널에서 나타날 수 있는 요철 모양의 화면을 제거할 수 있다.