公开(公告)号：KR101113885B1

公开(公告)日：2012-03-06

申请号：KR1020110015241

申请日：2011-02-21

Applicant: 서울대학교산학협력단

Inventor： 박병국 ,  권대웅 ,  김장현 ,  장지수 ,  김상완

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/04 ,  G11C13/0004 ,  H01L45/1233 ,  H01L45/146

Abstract: PURPOSE: A two-bit resistance memory device using an inverted staggered thin film transistor structure is provided to improve integration by forming a source electrode and a drain electrode to be asymmetrical. CONSTITUTION: A gate electrode(10) is formed on an insulating substrate. A gate insulating layer(20) is formed on the gate electrode. An active layer(30) is formed on the gate insulating layer. A resistance variable layer(40) is formed on the active layer. A source electrode(50) and a drain electrode(60) are formed on the resistance variable layer.

Abstract translation: 目的：提供使用反交错薄膜晶体管结构的2位电阻存储器件，以通过将源电极和漏电极形成为不对称来提高积分。 构成：在绝缘基板上形成栅电极（10）。 栅极绝缘层（20）形成在栅电极上。 在栅绝缘层上形成有源层（30）。 在有源层上形成电阻变化层（40）。 源电极（50）和漏电极（60）形成在电阻变化层上。

公开(公告)号：KR101195544B1

公开(公告)日：2012-10-29

申请号：KR1020110015243

申请日：2011-02-21

Applicant: 서울대학교산학협력단

Inventor： 박병국 ,  권대웅 ,  장지수 ,  김장현 ,  김상완

IPC: H01L29/786

Abstract: 본 발명은 박막 트랜지스터의 제조방법에 관한 것으로, 더욱 상세하게는 습식 식각시 발생되는 언더컷 현상을 적극 이용하여 게이트 전극의 에지 부분을 라운딩된 형태로 제작함으로써, 험프(hump)의 발생을 방지하고 동시에 온전류(on current)를 향상시킬 수 있는 에지 부분이 라운딩된 게이트를 갖는 박막 트랜지스터의 제조방법에 관한 것이다.

公开(公告)号：KR1020120095739A

公开(公告)日：2012-08-29

申请号：KR1020110015243

申请日：2011-02-21

Applicant: 서울대학교산학협력단

Inventor： 박병국 ,  권대웅 ,  장지수 ,  김장현 ,  김상완

IPC: H01L29/786

CPC classification number: H01L29/66765 ,  H01L21/32134 ,  H01L29/42384

Abstract: PURPOSE: A method for manufacturing a thin film transistor having a rounded gate is provided to prevent the generation of hump because an edge part of a gate electrode is rounded by an undercut phenomenon. CONSTITUTION: A first conductive film is evaporated on an insulation board(10). After the first conductive film is dry-etched, a wet-etching process is implemented for a constant time to form a gate(26). A gate insulation layer(40) is formed on the gate and the board. A semiconductor material is evaporated on the gate insulation layer. A source section(52), a drain section(54), and a channel section(56) are formed on the semiconductor material. A source electrode(72) and a drain electrode(74) are respectively formed on the source and the drain sections.

Abstract translation: 目的：提供一种用于制造具有圆形栅极的薄膜晶体管的方法，以防止由于栅极电极的边缘部分由于底切现象而变圆而产生隆起。 构成：第一导电膜在绝缘板（10）上蒸发。 在第一导电膜被干蚀刻之后，实施湿法蚀刻工艺一段时间以形成栅极（26）。 在栅极和电路板上形成栅极绝缘层（40）。 半导体材料在栅极绝缘层上蒸发。 源极部分（52），漏极部分（54）和沟道部分（56）形成在半导体材料上。 在源极和漏极部分上分别形成源极（72）和漏极（74）。