-
1.发明授权동적 루프 대역을 갖는 위상고정루프 및 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법 有权具有动态环路带宽的相位锁定环路和使用动态环路带宽同步参考信号的输出信号的生成方法
公开(公告)号：KR101201116B1
公开(公告)日：2012-11-13
申请号：KR1020100079546
申请日：2010-08-17
Applicant: 성균관대학교산학협력단
Abstract: 본 발명에 따른 동적 루프 대역을 갖는 위상고정루프는 기준신호와 출력신호 간의 위상차를 감지하여, 출력신호를 기준신호에 동기화시키기 위한 펄스를 생성하는 위상 주파수 비교기, 위상 주파수 비교기에서 생성된 펄스에 대응되게 루프 대역을 동적으로 조절하는 루프 대역 제어기, 루프 대역 제어기에서 조절된 루프 대역에 따라 업(up)전류 또는 다운(down)전류가 동적으로 출력되는 전하펌프 및 전하펌프의 전류를 기준으로 제어 전압을 변동하여 출력신호를 생성하는 전압 제어 발진기를 포함한다.
본 발명에 따른 위상고정루프는 위상 주파수 비교기에서 생성된 펄스에 대응되게 루프 대역을 조절하는 루프 대역 제어기를 갖고, 전하펌프에 공급되는 전류를 조절하여 효율적인 동기화가 수행된다.-
公开(公告)号：KR101560785B1
公开(公告)日：2015-10-15
申请号：KR1020150020131
申请日：2015-02-10
Applicant: 성균관대학교산학협력단
IPC: H03K19/0185 , H04L25/02
CPC classification number: H03K19/0185 , H03K19/018507 , H04L25/0276
Abstract: 본발명의일측면에따른 LVPECL(Low voltage Positive Emitter Coupled Logic) 송신기는입력클럭신호에따라제 1 전압및 제 2 전압을각각공급하는증폭부, 제 1 전압및 제 2 전압에따라제 1 출력단또는제 2 출력단을풀업시켜출력클럭신호를공급하는풀업부, 제 1 전압및 제 2 전압에따라제 1 출력단또는제 2 출력단을풀다운시키는풀다운부및 풀다운부에포함된제 1 스위칭소자및 제 2 스위칭소자를문턱전압만큼바이어싱시키는바이어싱부를포함한다. 이때, 입력클럭신호의상승구간동안제 1 전압이상승하고, 풀업부는제 1 전압의상승에따라제 1 출력단을풀업시키고, 풀다운부는제 1 전압의상승에따라제 2 출력단을풀다운시킨다.
Abstract translation: 根据本发明的实施例的低电压正发射极耦合逻辑（EVPECL）包括：放大单元，其通过输入时钟信号提供第一电压和第二电压中的每一个; 上拉单元，其将第一输出端子或第二输出端子上拉第一电压和第二电压，并提供输出时钟信号; 下拉单元，其将第一输出端子或第二输出端子下拉第一电压和第二电压; 以及偏置单元，其将包括在下拉单元中的第一开关元件和第二开关元件偏置为阈值电压。 在这种情况下，第一电压在输入时钟信号上升的同时上升，上拉单元根据第一电压的上升拉起第一输出端子，并且下拉单元按照第二输出端子 随着第一电压的上升。
-
3.发明授权커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법 有权具有电容耦合均衡器的电压模式驱动器和电压模式驱动器中的预先方法
公开(公告)号：KR101148596B1
公开(公告)日：2012-05-21
申请号：KR1020100129876
申请日：2010-12-17
Applicant: 성균관대학교산학협력단
CPC classification number: H04L25/026
Abstract: PURPOSE: A voltage-mode transmission driver using capacitive coupling as an equalizer and a pre-emphasis method in the voltage-mode transmission driver are provided to efficiently perform pre-emphasis by connecting a main tab to a post tap through a capacitor. CONSTITUTION: An original signal tab portion(210) and an inverted tab portion(220) apply signals to a driver portion(100). The original signal tab portion and the inverted tab portion are parallely connected through a capacitor. The original signal tab portion includes a main tab(211) and a post tap(212). A main signal is transmitted to the main tab. The main signal is transmitted to the post tap while being late as much as a reference delay value. A signal having an opposite phase is transmitted to the post tap. The inverted tab portion includes an inverted main tab(221) and an inverted post tap(222). The main signal having an inverted phase is transmitted to the inverted main tab.
Abstract translation: 目的：提供使用电容耦合作为均衡器的电压模式传输驱动器和电压模式传输驱动器中的预加重方法，以通过电容器将主片连接到柱头抽头来有效地执行预加重。 构成：原始信号片部分（210）和倒置片部分（220）将信号施加到驱动器部分（100）。 原信号片部分和倒置片部分通过电容器并联连接。 原始信号标签部分包括主标签（211）和柱式抽头（212）。 主信号被传送到主标签。 主信号被传送到后抽头，而与参考延迟值一样多。 具有相反相位的信号被传送到柱式分接头。 倒置的凸片部分包括倒置的主凸片（221）和倒置的柱塞（222）。 具有反相的主信号被发送到反相主标签。
-
4.发明授权임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절기, 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절 방법, 이 전압 조절기를 포함하는 전압모드 드라이버 및 이 전압 조절 방법을 이용하는 전압모드 드라이버 有权用于阻抗匹配和预加工的电压调节器，用于阻抗匹配和预加电压调节电压的方法，包括使用该方法的电压调节器和电压模式驱动器的电压模式驱动器
公开(公告)号：KR101139633B1
公开(公告)日：2012-05-15
申请号：KR1020100075334
申请日：2010-08-04
Applicant: 성균관대학교산학협력단
CPC classification number: H04L25/0278
Abstract: 본 발명에 따른 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절기는 메인 탭(main tap)의 프리드라이버(pre-driver)에 대한 공급 전압을 조절하는 제1 루프(loop) 회로, 프리앰퍼시스(pre-emphasis) 탭의 프리드라이버에 대한 공급 전압을 조절하는 제2 루프 회로 및 기준 저항(R
unit )을 갖고 드라이버 전체에 대한 공급 전압(V
d )을 결정하는 드라이버 전압 결정부를 포함한다. 이때 제1 루프 회로는 가변 저항, 제1 메인 탭 레플리카 및 제1 연산증폭기(OP-Amp)를 포함하고, 제2 루프 회로는 전압 조절부의 기준 저항(R
unit )과 동일한 값을 갖는 저항, 제2 메인 탭 레플리카, 프리앰퍼시스 탭 레플리카 및 제2 연산증폭기(OP-Amp)를 포함한다.
본 발명은 메인 탭 및 프리앰퍼시스 탭의 웨이트를 조절하여 프리앰퍼시스 기능을 위한 전압조절기 및 이를 이용하는 전압모드 드라이버를 제공한다.-
5.发明公开동적 루프 대역을 갖는 위상고정루프 및 동적 루프 대역을 사용하여 기준신호에 동기하는 출력신호를 생성하는 방법 有权具有动态环路带宽的相位锁定环路和使用动态环路带宽同步参考信号的输出信号的生成方法
公开(公告)号：KR1020120016976A
公开(公告)日：2012-02-27
申请号：KR1020100079546
申请日：2010-08-17
Applicant: 성균관대학교산학협력단
CPC classification number: H03L7/0898 , H03L7/093 , H03L7/097 , H03L7/099 , H03L7/107 , H03L7/1072
Abstract: PURPOSE: A phase-locked loop which has a dynamic loop bandwidth and an output signal generation method using the dynamic loop bandwidth are provided to generate an output signal synchronized to a reference signal using the dynamic loop bandwidth and the phase-locked loop which has the dynamic loop bandwidth. CONSTITUTION: A phase frequency comparator(21) generates a pulse for synchronizing an output signal to a reference signal. A loop bandwidth controller(22) dynamically controls a loop bandwidth corresponding to the generated pulse. A charge pump(23) dynamically outputs an up/down current according to the controlled loop bandwidth. A voltage controlled oscillator(25) generates an output signal by changing control voltage. A loop filter(24) eliminates noise of the control voltage. A frequency divider(26) generates a feedback signal by dividing a frequency of the output signal with a fixed rate.
Abstract translation: 目的：提供具有动态环路带宽和使用动态环路带宽的输出信号产生方法的锁相环，以产生与参考信号同步的输出信号，并使用动态环路带宽和锁相环 动态环路带宽。 构成：相位频率比较器（21）产生用于使输出信号与参考信号同步的脉冲。 环路带宽控制器（22）动态地控制与产生的脉冲对应的环路带宽。 电荷泵（23）根据受控环路带宽动态输出上/下电流。 压控振荡器（25）通过改变控制电压来产生输出信号。 环路滤波器（24）消除了控制电压的噪声。 分频器26通过以固定速率除去输出信号的频率来产生反馈信号。
-
Patent Agency Ranking
-
公开(公告)号：KR1020140133671A
公开(公告)日：2014-11-20
申请号：KR1020130052590
申请日：2013-05-09
Applicant: 성균관대학교산학협력단 , 삼성전자주식회사
IPC: H03L7/087
CPC classification number: H03L7/0891 , H03D13/004 , H03L7/081 , H03L7/085 , H03L7/087 , H03L7/0995 , H03L7/104 , H03L7/107 , H03L7/1072
Abstract: 위상 보간 에러를 방지할 수 있는 위상 로테이팅 위상동기회로 및 그것의 동작 제어방법이 개시된다. 그러한 위상동기회로는, 위상 로테이팅 위상동기회로 동작을 수행하기 위해 루프 필터와 전압 제어 발진기를 공유하며 인에이블 신호에 응답하여 활성화되는 제1,2 아이덴티컬 루프들을 포함한다. 또한, 위상동기회로는, 디지털 코드로서 인가될 수 있는 코아스 신호의 천이에 응답하여 상기 제1,2 아이덴티컬 루프들로 상기 인에이블 신호를 제공하는 위상 주파수 검출 콘트롤러를 포함한다.
Abstract translation: 公开了一种防止相位插值误差的相位旋转锁相环，以及控制其运算的方法。 锁相环包括执行相位旋转相位操作的环路滤波器和共享通过响应于使能信号而激活的电压控制振荡器的第一和第二相同的回路。 此外，锁相环包括相位频率检测控制器，其响应可以施加到数字线的粗略信号的转变，并且将启用信号提供给第一和第二相同的环路。
-
公开(公告)号：KR101207072B1
公开(公告)日：2012-11-30
申请号：KR1020110014022
申请日：2011-02-17
Applicant: 성균관대학교산학협력단
Abstract: 본 발명에 따른 위상 보간 기능을 갖는 위상고정루프(100)는 동일한 위상 간격의 서로 다른 위상을 갖는 복수 개의 출력 클락(OUT_CLK)을 생성하는 전압 제어 발진기(VCO; 110), 전압 제어 발진기(VCO; 110)에서 생성되는 출력 클락(OUT_CLK) 중 인접한 2개의 클락을 선택하는 먹스(MUX; 120), 먹스(120)에서 선택된 클락이 각각 입력되는 주파수 분주기(DIV; 160), 분주된 2개의 클락(DIV_CLK 0, DIV_CLK 1)과 외부에서 들어온 기준 클락(REF_CLK)을 각각 비교하는 2개의 위상 비교기(PFD; 131, 132) 및 위상 비교기(131, 132)에서 출력되는 신호에 따라 전류가 출력되는 2개의 전하 펌프(141, 142)를 포함한다.
위상고정루프(100)에 복수 개의 전하 펌프(140)와 먹스(120)를 구비하여 별도의 위상 보간기 없이 위상고정루프 자체에서 클락의 위상 보간이 가능하다.-
9.发明公开임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절기, 임피던스 매칭 및 프리앰퍼시스를 위한 전압 조절 방법, 이 전압 조절기를 포함하는 전압모드 드라이버 및 이 전압 조절 방법을 이용하는 전압모드 드라이버 有权用于阻抗匹配和预加工的电压调节器，用于阻抗匹配和预加电压调节电压的方法，包括使用该方法的电压调节器和电压模式驱动器的电压模式驱动器
公开(公告)号：KR1020120015398A
公开(公告)日：2012-02-21
申请号：KR1020100075334
申请日：2010-08-04
Applicant: 성균관대학교산학협력단
CPC classification number: H04L25/0278
Abstract: PURPOSE: A voltage controller for impedance matching and pre-emphasis processes, a voltage control method thereof, and a voltage mode driver which uses the voltage control method by including the voltage controller are provided to prevent errors in signal transmission by simultaneously performing the impedance matching and pre-emphasis processes in the voltage mode driver. CONSTITUTION: A first loop circuit(100) controls supply voltage with respect to a pre-driver of a main tab. A second loop circuit(200) controls supply voltage with respect to a pre-driver of a pre-emphasis tap. A driver voltage determination part(300) determines supply voltage with respect to a whole driver. The first loop circuit comprises a variable resistor(120), a first main tap replica(110), and a first operational amplifier(130). The second loop circuit comprises a resistor, a second main tab replica(210), a pre-emphasis tap replica(220), and a second operational amplifier(240).
Abstract translation: 目的：提供一种用于阻抗匹配和预加重处理的电压控制器，其电压控制方法和使用包括电压控制器的电压控制方法的电压模式驱动器，以通过同时执行阻抗匹配来防止信号传输中的错误 和电压模式驱动器中的预加重处理。 构成：第一回路电路（100）控制相对于主标签的预驱动器的电源电压。 第二回路电路（200）控制相对于预加重抽头的预驱动器的电源电压。 驱动器电压确定部（300）确定相对于整个驱动器的电源电压。 第一环路电路包括可变电阻器（120），第一主抽头复制器（110）和第一运算放大器（130）。 第二回路电路包括电阻器，第二主标签副本（210），预加重抽头副本（220）和第二运算放大器（240）。
-
10.发明授权차동 스큐와 차동 비대칭성을 최소화한 고속 저전압 차동 신호 전송 송신기 및 이를 포함하는 전자 회로 장치 有权具有最小化差分放大器和差分不对称的高速低电压差分信号发生器和具有该差分信号的电子装置
公开(公告)号：KR101593873B1
公开(公告)日：2016-02-16
申请号：KR1020150021201
申请日：2015-02-11
Applicant: 성균관대학교산학협력단
IPC: H03K19/0185 , H04L25/02
CPC classification number: H03K19/018507 , H04L25/0276
Abstract: 본발명의실시예들에따른전자회로장치는입력신호에기초하여생성한차동출력신호쌍을차동채널을통해전송하는저전압차동신호전송(LVDS) 송신기를포함하는전자회로장치이다. 저전압차동신호전송송신기는입력신호를입력받고각각서로상보적인파형들을가지는차동출력신호쌍을생성하여제1 및제2 출력단자들에서차동채널로출력하는차동출력드라이버와, 역시입력신호를입력받고각각서로상보적인파형들을가지는차동보상신호쌍을생성하여각각제1 및제2 AC(alternating current) 커플링커패시터들을거쳐제1 및제2 출력단자들에인가하는전류보상부를포함할수 있다.
Abstract translation: 根据本发明的实施例，电子电路装置具有低电压差分信号（LVDS）发射器，用于通过差分信道传输基于输入信号产生的一对差分输出信号。 LVDS发射机包括：差分输出驱动器，用于接收输入信号，产生具有互补波形的一对差分输出信号，并将一对差分输出信号输出到第一和第二输出端中的差分通道; 以及电流补偿单元，用于接收输入信号，产生具有互补波形的一对差分补偿信号，并且通过第一和第二交流（AC）耦合电容器将一对差分补偿信号施加到第一和第二输出端子 。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.021 seconds)
