광전자 적용 기판 제조방법
    1.
    发明公开
    광전자 적용 기판 제조방법 有权
    生产用于光电子应用的基板的方法

    公开(公告)号:KR1020070089821A

    公开(公告)日:2007-09-03

    申请号:KR1020077014329

    申请日:2006-01-12

    Applicant: 소이텍

    Abstract: The present invention relates to a method of producing a substrate for an optoelectronic application, the substrate having at least one active nitride layer on a final carrier and a metallic intermediate layer therebetween, wherein the method comprises: preparation of an auxiliary substrate wherein one semi-conducting nitride layer is placed on an auxiliary carrier; metallising the auxiliary substrate on the side of the nitride layer; bonding of the metallised carrier substrate with the final carrier; and removing of the auxiliary carrier after the bonding step. It is the object of the present invention to provide a method of this type in which the crystalline quality of the active nitride layer(s) can be improved. The object is solved by a method of the above mentioned type wherein the step of preparing the auxiliary substrate comprises: detaching a part from a massive semi-conducting nitride substrate; and transferring said part onto the auxiliary carrier to form the semi-conducting nitride layer thereon.

    Abstract translation: 本发明涉及一种制备光电子应用基片的方法,该基底在最终载体上具有至少一个活性氮化物层和其间的金属中间层,其中所述方法包括:制备辅助基底,其中, 导电氮化物层放置在辅助载体上; 在氮化物层的侧面对辅助衬底进行金属化; 金属化载体基板与最终载体的接合; 以及在接合步骤之后去除辅助载体。 本发明的目的是提供一种可以提高活性氮化物层的结晶质量的方法。 该目的通过上述类型的方法来解决,其中准备辅助衬底的步骤包括:从块状半导体氮化物衬底分离一部分; 并将所述部分转移到辅助载体上以在其上形成半导电氮化物层。

    에칭된 반도체 구조물의 패시베이션
    4.
    发明公开
    에칭된 반도체 구조물의 패시베이션 无效
    蚀刻半导体结构的钝化

    公开(公告)号:KR1020110068953A

    公开(公告)日:2011-06-22

    申请号:KR1020107029434

    申请日:2009-07-02

    Applicant: 소이텍

    CPC classification number: H01L21/76251 H01L21/2007 H01L33/44 H01S5/3072

    Abstract: 본 발명은 하나 이상의 제1 재료층을 제공하는 단계; 상기 제1 재료층의 상부에 패터닝 될 하나 이상의 제2 재료층을 형성하는 단계; 상기 하나 이상의 제2 재료층 및 상기 하나 이상의 제1 재료층 사이에 확산 배리어층을 형성함으로써 다층스택을 형성하는 단계; 및 상기 하나 이상의 제1 재료층의 부분의 노출 없이, 또한 상기 확산 배리어층을 완전하게 통과하지는 않도록 상기 하나 이상의 제2 재료층을 하향방향으로 패터닝, 특히 에칭하여, 다음의 다층스택의 열처리 공정 도중에 상기 하나 이상의 제1 재료층의 재료가 상기 확산 배리어층을 통하여 확산되지 않도록 실질적으로 방지하는 단계를 포함하는 반도체구조물의 패시베이션 방법에 관한 것이다. 본 발명은 또한 제2 재료층 아래에 형성된 하나 이상의 매립층(buried layer)을 구비하는 다층스택을 제공하는 단계; 상기 제2 재료층을 통하여 상기 다층스택의 표면을 패터닝, 즉 에칭함으로써 상기 하나 이상의 매립층의 부분을 노출하는 단계; 및 상기 하나 이상의 매립층의 적어도 노출부에 확산 배리어층을 적층함에 따라 다음의 다층스택의 열처리 공정 도중에 상기 하나 이상의 매립층의 재료가 상기 확산 배리어층을 통해 확산되지 않도록 실질적으로 방지하는 단계를 포함하는 반도체구조물의 패시베이션 방법에 관한 것이다.

    광전자 적용 기판 제조방법
    6.
    发明授权
    광전자 적용 기판 제조방법 有权
    生产光电子应用基板的方法

    公开(公告)号:KR100905977B1

    公开(公告)日:2009-07-06

    申请号:KR1020077014329

    申请日:2006-01-12

    Applicant: 소이텍

    Abstract: 본 발명은 최종 캐리어 위에 하나 이상의 활성 질화물 층 및 그 사이에 금속성 중간층을 갖는, 광전자 적용을 위한 기판의 제조방법에 관한 것이며, 상기 방법은 하나의 반-도전 질화물 층을 보조 캐리어 위에 위치시킨 보조 기판을 마련하는 단계; 상기 질화물 층의 측면에 상기 보조 기판을 금속화하는 단계; 상기 금속화된 캐리어 기판을 상기 최종 캐리어와 결합하는 단계; 및 상기 결합 단계 후에 상기 보조 캐리어를 제거하는 단계를 포함한다. 따라서, 본 발명의 목적은 상기 활성 질화물 층의 결정 품질을 개선시킬 수 있는 상기된 형태의 방법을 제공하고자 하는 것이다. 상기 목적은 보조 기판의 제조단계가 반-도전 질화물 벌크 기판에서 일부를 분리하는 단계; 및 상기 부분을 보조 캐리어 위로 이동시켜 상기 반-도전 질화물층 위에 형성하는 단계를 포함하여 상기된 형태의 방법으로 해결된다.

    광전자 적용 기판

Patent Agency Ranking