광 조사를 통한 액정과 광경화성 단분자 혼합물의 수직 배향을 이용한 액정 표시 장치 및 그 방법
    1.
    发明公开
    광 조사를 통한 액정과 광경화성 단분자 혼합물의 수직 배향을 이용한 액정 표시 장치 및 그 방법 无效
    液晶装置及其通过使用液晶和可光电单体复合系统通过光照射进行家庭对比的方法

    公开(公告)号:KR1020110099939A

    公开(公告)日:2011-09-09

    申请号:KR1020100018962

    申请日:2010-03-03

    CPC classification number: G02F1/133788 G02F1/1339 G02F1/1341 G02F1/137

    Abstract: 본 발명은 광 조사를 통한 액정과 광경화성 단분자 혼합물의 수직 배향을 이용한 액정 표시 장치 및 그 방법에 관한 것으로, 액정 속에 소량의 광경화성 단분자를 혼합하고 광을 조사하여 상분리된 고분자 박막의 형성을 통하여 액정 분자들을 수직으로 배향하는 광 조사를 통한 액정과 광경화성 단분자 혼합물의 수직 배향을 이용한 액정 표시 장치 및 그 방법에 관한 것이다. 일면에 투명 전극이 각각 형성되는 제1기판과 제2기판의 상기 투명 전극 형성부가 서로 마주보도록 구비되며, 상기 제1,2기판은 내부에 공간이 형성되도록 봉합제로 일정한 간격으로 합착되고, 상기 공간에는 액정 물질과 중합체가 섞여 있는 계를 포함한다. 따라서, 본 발명의 수직 배향 방식은 균일한 수직 배향 능력, 뛰어난 안정성을 지니고 있어 액정 표시 장치의 성능을 향상시킬 수 있으며, 기존에 사용되어오던 폴리이미드계 배향막을 형성하는데 필요한 여러 공정과 러빙 공정을 수행하지 않고서도 안정성이 뛰어나며 우수한 수직 배향 특성을 유도하는 효과가 있다.

    메모리 자체 테스트 회로 생성기
    3.
    发明授权
    메모리 자체 테스트 회로 생성기 失效
    内存BIST电路发生器

    公开(公告)号:KR100683436B1

    公开(公告)日:2007-02-20

    申请号:KR1020040066950

    申请日:2004-08-25

    Abstract: 본 발명은 메모리 자체 테스트 회로 생성기에 관한 것으로, 보다 자세하게는 사용자에게 메모리 구조와 메모리 테스트 알고리즘의 정보를 입력받아 자동으로 BIST IP를 생성해 주는 CAD 툴에 관한 것이다.
    본 발명의 메모리 자체 테스트 회로 생성기는 메모리 자체 테스트를 위한 메모리 모델 설정 정보를 입력 받아 메모리 모델을 기술하는 단계; 상기 메모리 모델 기술 단계에서 테스트하기 위해 생성된 메모리 모델을 등록하는 메모리 구성 단계; 메모리 테스트에 적용할 알고리즘을 고장별로 선택하거나 종래의 알고리즘 중에서 선택하는 알고리즘 구성 단계 및 상기의 선택된 메모리 모델 및 테스트 알고리즘을 적용하여 시스템 온 칩에 내장 가능한 BIST Verilog 파일을 생성 및 출력하는 BIST IP 생성 단계를 포함하여 이루어짐에 기술적 특징이 있다.
    따라서, 본 발명의 메모리 자체 테스트 회로 생성기는 사용자에게 메모리 구조와 메모리 테스트 알고리즘의 정보를 입력받아 자동으로 BIST IP를 생성함으로써 반도체 집적 메모리의 모델 및 개수에 상관없이 효율적으로 테스트할 수 있는 효과가 있다.
    메모리 테스트, BIST, 회로 생성기

    접지바운스 영향과 지연고장 검출을 동시에 고려한 보드레벨 연결선 테스트패턴 재정렬 방법
    4.
    发明授权
    접지바운스 영향과 지연고장 검출을 동시에 고려한 보드레벨 연결선 테스트패턴 재정렬 방법 失效
    基于地面反弹效应和延迟故障检测的板级互连测试方式再生方法

    公开(公告)号:KR100671435B1

    公开(公告)日:2007-01-19

    申请号:KR1020040022502

    申请日:2004-04-01

    Abstract: 본 발명은 종래의 테스트패턴 재정렬 방법의 문제점인 연결선 테스트 및 GB 문제를 해결하고, 또한 연결선의 지연고장 테스트를 어떤 경우라도 완벽하게 수행할 수 있는 테스트패턴 재정렬 방법을 제안한다. GB 영향에 따른 경계주사 오동작 문제 및 연결선의 지연고장 검출을 동시에 고려하기 위해서, 종래의 방법에서 제공하는 기능을 모두 만족하면서 연결선의 지연고장을 검출할 수 있는 테스트패턴을 생성해야 한다. 이를 위해서 본 발명에서는 기존의 GB 문제만을 고려한 기법 중 1단계인 코드워드 선택 과정은 그대로 적용하고, 2단계인 테스트패턴 재정렬 과정이 변경되는 알고리즘을 제안한다.
    접지바운스, 그라운드바운스, GB, 경계주사, 테스트패턴

    메모리 자체 테스트 회로 생성기
    5.
    发明公开
    메모리 자체 테스트 회로 생성기 失效
    存储器电路发生器

    公开(公告)号:KR1020060018542A

    公开(公告)日:2006-03-02

    申请号:KR1020040066950

    申请日:2004-08-25

    Abstract: 본 발명은 메모리 자체 테스트 회로 생성기에 관한 것으로, 보다 자세하게는 사용자에게 메모리 구조와 메모리 테스트 알고리즘의 정보를 입력받아 자동으로 BIST IP를 생성해 주는 CAD 툴에 관한 것이다.
    본 발명의 메모리 자체 테스트 회로 생성기는 메모리 자체 테스트를 위한 메모리 모델 설정 정보를 입력 받아 메모리 모델을 기술하는 단계; 상기 메모리 모델 기술 단계에서 테스트하기 위해 생성된 메모리 모델을 등록하는 메모리 구성 단계; 메모리 테스트에 적용할 알고리즘을 고장별로 선택하거나 종래의 알고리즘 중에서 선택하는 알고리즘 구성 단계 및 상기의 선택된 메모리 모델 및 테스트 알고리즘을 적용하여 시스템 온 칩에 내장 가능한 BIST Verilog 파일을 생성 및 출력하는 BIST IP 생성 단계를 포함하여 이루어짐에 기술적 특징이 있다.
    따라서, 본 발명의 메모리 자체 테스트 회로 생성기는 사용자에게 메모리 구조와 메모리 테스트 알고리즘의 정보를 입력받아 자동으로 BIST IP를 생성함으로써 반도체 집적 메모리의 모델 및 개수에 상관없이 효율적으로 테스트할 수 있는 효과가 있다.
    메모리 테스트, BIST, 회로 생성기

    접지바운스 영향과 지연고장 검출을 동시에 고려한 보드레벨 연결선 테스트패턴 재정렬 방법
    6.
    发明公开
    접지바운스 영향과 지연고장 검출을 동시에 고려한 보드레벨 연결선 테스트패턴 재정렬 방법 失效
    基于地面效应和延迟故障检测的板级互连测试模式生成方法

    公开(公告)号:KR1020050097255A

    公开(公告)日:2005-10-07

    申请号:KR1020040022502

    申请日:2004-04-01

    CPC classification number: G01R31/3183 G01R31/318328 G01R31/318371

    Abstract: 본 발명은 종래의 방법이 제공하는 연결선 테스트 및 GB 문제를 해결하고, 또한 연결선의 지연고장 테스트를 어떤 경우라도 완벽하게 수행할 수 있는 테스트패턴 생성 기법을 제안한다. GB 영향에 따른 경계주사 오동작 문제 및 연결선의 지연고장 검출을 동시에 고려하기 위해서, 종래의 방법에서 제공하는 기능을 모두 만족하면서 연결선의 지연고장을 검출할 수 있는 테스트패턴을 생성해야 한다. 이를 위해서 본 발명에서는 기존의 GB 문제만을 고려한 기법 중 1단계인 코드워드 선택 과정은 그대로 적용하고, 2단계인 테스트패턴 재정렬 과정만을 교체하는 알고리즘을 제안한다.

    진피 대체용 3차원 실크 나노 섬유막 및 그 제조방법
    7.
    发明公开
    진피 대체용 3차원 실크 나노 섬유막 및 그 제조방법 无效
    3 D丝光纳米纤维表征为其替代品及其制备方法

    公开(公告)号:KR1020130051602A

    公开(公告)日:2013-05-21

    申请号:KR1020110116838

    申请日:2011-11-10

    CPC classification number: A61L27/60 A61L27/22 A61L2430/34 D01D5/0007

    Abstract: PURPOSE: A 3 dimensional silk nano fiber film and a manufacturing method thereof are provided to control biodegradation speed by having similar structure with human skin in size and thickness. CONSTITUTION: A manufacturing method of 3 dimensional silk nano filber film for skin substitute comprises a process for preparing nano fiber undiluted solution, salt adding process and applying voltage and diffusing prepared nano fiber undiluted solution at the same time, and salt removing process from the diffused nano fiber film. On the salt adding process with the electro-spinning, the supply quantity and particle size controlled salt is sprayed on the nano fiber film to form an air gap. The size of the air gap is 10-100 micrometer and the thickness is 1-5 millimeters.

    Abstract translation: 目的:提供一种三维丝纳米纤维膜及其制造方法,以通过与人体皮肤的尺寸和厚度相似的结构来控制生物降解速度。 构成:用于皮肤代用品的三维丝纳米薄膜的制造方法包括同时制备纳米纤维未稀释溶液,加盐过程和施加电压并扩散制备的纳米纤维未稀释溶液的方法,以及从扩散的脱盐过程 纳米纤维膜。 在电纺丝的加盐过程中,将供给量和粒度控制盐喷洒在纳米纤维膜上形成气隙。 气隙的大小为10-100微米,厚度为1-5毫米。

Patent Agency Ranking