公开(公告)号：KR1020110025198A

公开(公告)日：2011-03-09

申请号：KR1020110014950

申请日：2011-02-21

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 아키타가쯔시 ,  타카수카에이료 ,  나카야마마사히로 ,  우에노마사키 ,  미우라고우헤이 ,  교노타카시

IPC: H01L21/20

CPC classification number: C30B25/02 ,  C30B25/183 ,  C30B29/403 ,  C30B29/406 ,  H01L21/02389 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L29/2003 ,  H01L33/007

Abstract: PURPOSE: A GaN substrate, a method for manufacturing the same, a nitride semiconductor device, and a method for manufacturing the same are provided to implement a flat surface by growing an InGaN layer on a first layer. CONSTITUTION: A substrate(14) is made of a GaN single crystal. An intermediate layer(24) is made of AlxGa1-xN and is epitaxially grown on the substrate(0

Abstract translation: 目的：提供GaN衬底，其制造方法，氮化物半导体器件及其制造方法，以通过在第一层上生长InGaN层来实现平坦表面。 构成：衬底（14）由GaN单晶制成。 中间层（24）由Al x Ga 1-x N制成，并在衬底上外延生长（0

公开(公告)号：KR101188501B1

公开(公告)日：2012-10-08

申请号：KR1020110014950

申请日：2011-02-21

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 아키타가쯔시 ,  타카수카에이료 ,  나카야마마사히로 ,  우에노마사키 ,  미우라고우헤이 ,  교노타카시

IPC: H01L21/20

CPC classification number: C30B25/02 ,  C30B25/183 ,  C30B29/403 ,  C30B29/406 ,  H01L21/02389 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L29/2003 ,  H01L33/007

Abstract: 본 발명은, 표면의 평탄화가 도모된 GaN기판 및 그 제조방법, 및 질화물반도체소자 및 그 제조방법을 제공하는 것을 특징으로 한 것이다. 본 발명에 관한 GaN에피택셜기판(28)은, GaN단결정으로 이루어진 기판(14)과, 기판(14) 위에 에피택셜 성장된, Al
x Ga
1
-x N(0＜x≤1)으로 이루어진 중간층(24)과, Al
x Ga
1
-
x N 중간층(24) 위에 에피택셜 성장되어 GaN으로 이루어진 상부층(26)을 구비한다. Al
x Ga
1
-
x N 중간층(24)에 이용하는 AlGaN은, 오염물질이 부착되어 있는 영역을 포함한 주요면(14a)의 전역에서 성장한다. 그 때문에, Al
x Ga
1
-
x N 중간층(24)은 기판(14) 위에 정상적으로 성장되어 있으며, 이 성장면(24a)은 평탄하다. 이와 같이 중간층(24)의 성장면(24a)이 평탄하기 때문에, 중간층(24) 위에 에피택셜 성장되는 상부층(26)의 성장면(26a)도 평탄하게 되어 있다.

公开(公告)号：KR1020050001460A

公开(公告)日：2005-01-06

申请号：KR1020040048173

申请日：2004-06-25

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 아키타가쯔시 ,  타카수카에이료 ,  나카야마마사히로 ,  우에노마사키 ,  미우라고우헤이 ,  교노타카시

IPC: H01L21/20

CPC classification number: C30B25/02 ,  C30B25/183 ,  C30B29/403 ,  C30B29/406 ,  H01L21/02389 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L29/2003 ,  H01L33/007

Abstract: PURPOSE: A GaN substrate, a method of manufacturing the GaN substrate, a nitride semiconductor device and a method of manufacturing the nitride semiconductor device are provided to improve planarization of the substrate by using AlxGa1-xN intermediate layer. CONSTITUTION: A GaN substrate(28) includes a substrate(14), a first AlxGa1-xN(0

Abstract translation: 目的：提供GaN衬底，GaN衬底的制造方法，氮化物半导体器件和制造氮化物半导体器件的方法，以通过使用Al x Ga 1-x N中间层来改善衬底的平坦化。 构成：GaN衬底（28）包括衬底（14），衬底上的第一Al x Ga 1-x N（0

公开(公告)号：KR101182019B1

公开(公告)日：2012-09-11

申请号：KR1020040048173

申请日：2004-06-25

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 아키타가쯔시 ,  타카수카에이료 ,  나카야마마사히로 ,  우에노마사키 ,  미우라고우헤이 ,  교노타카시

IPC: H01L21/20

CPC classification number: C30B25/02 ,  C30B25/183 ,  C30B29/403 ,  C30B29/406 ,  H01L21/02389 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L29/2003 ,  H01L33/007

Abstract: 본 발명은, 표면의 평탄화가 도모된 GaN기판 및 그 제조방법, 및 질화물반도체소자 및 그 제조방법을 제공하는 것을 특징으로 한 것이다. 본 발명에 관한 GaN에피택셜기판(28)은, GaN단결정으로 이루어진 기판(14)과, 기판(14) 위에 에피택셜 성장된, Al
x Ga
1-x N(0＜x≤1)으로 이루어진 중간층(24)과, Al
x Ga
1-x N 중간층(24) 위에 에피택셜 성장되어 GaN으로 이루어진 상부층(26)을 구비한다. Al
x Ga
1-x N 중간층(24)에 이용하는 AlGaN은, 오염물질이 부착되어 있는 영역을 포함한 표면(14a)의 전역에서 성장한다. 그 때문에, Al
x Ga
1-x N 중간층(24)은 기판(14) 위에 정상적으로 성장되어 있으며, 이 성장면(24a)은 평탄하다. 이와 같이 중간층(24)의 성장면(24a)이 평탄하기 때문에, 중간층(24) 위에 에피택셜 성장되는 상부층(26)의 성장면(26a)도 평탄하게 되어 있다.

公开(公告)号：KR1020080035422A

公开(公告)日：2008-04-23

申请号：KR1020067021612

申请日：2006-03-16

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 나카야마마사히로

IPC: H01L21/20 ,  C30B29/38 ,  C30B25/04

CPC classification number: C30B29/406 ,  C30B33/00 ,  H01L23/544 ,  H01L2223/54453 ,  H01L2223/54493 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A gallium nitride wafer (11) has a substantially circular shape. The gallium nitride wafer (11) is provided with a plurality of stripe regions (13), a plurality of single crystal regions (15) and a visible mark (17). Each stripe region (13) exhibits a direction of axis and extends in a direction of a prescribed axis. Each stripe region (13) is sandwiched between the single crystal regions (15). The mark (17) is arranged at least on a front plane (11a) or a rear plane (11b) of the gallium nitride wafer (11), and has visible size and shape. The dislocation density of the stripe region (13) is higher than that of the single crystal region (15), and the crystal orientation of the stripe region (13) is different from that of the single crystal region (15).

Abstract translation: 氮化镓晶片（11）具有大致圆形的形状。 氮化镓晶片（11）设置有多个条状区域（13），多个单晶区域（15）和可见标记（17）。 每个条带区域（13）表现出轴线方向并沿预定轴线的方向延伸。 每个条带区域（13）夹在单晶区域（15）之间。 标记（17）至少布置在氮化镓晶片（11）的前平面（11a）或后平面（11b）上，具有可见的尺寸和形状。 条状区域（13）的位错密度高于单晶区域（15）的位错密度，条状区域（13）的晶体取向与单晶区域（15）的晶体取向不同。

公开(公告)号：KR1020080074725A

公开(公告)日：2008-08-13

申请号：KR1020080003895

申请日：2008-01-14

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 나카야마마사히로 ,  야마자키데츠야

IPC: H01L21/304

CPC classification number: C09G1/02 ,  H01L21/02024

Abstract: A chemical mechanical polishing method of a GaAs wafer is provided to increase a polishing speed in a first chemical mechanical polishing process and to implement a mirror-like surface on the GaAs wafer in a second chemical mechanical polishing process. A chemical mechanical polishing apparatus includes an upper polishing pad(1), an upper polishing fabric(11), a lower polishing pad(2), and a lower polishing fabric(12). The upper polishing fabric is attached on a lower surface of the upper polishing pad. The lower polishing fabric is attached on an upper surface of the lower polishing pad. A GaAs wafer(3) is inserted between the upper and lower polishing fabrics under a certain pressure. A first polishing process is performed by supplying a first composition polishing solution containing a sodium tripolyphosphate of 20 to 31 wt% to the chemical mechanical polishing apparatus. A second polishing process is performed by supplying a second composition polishing solution containing the sodium tripolyphosphate of 13 to 19 wt% to the chemical mechanical polishing apparatus.

Abstract translation: 提供GaAs晶片的化学机械抛光方法以在第一化学机械抛光工艺中提高抛光速度并且在第二化学机械抛光工艺中在GaAs晶片上实现镜面状表面。 化学机械抛光装置包括上抛光垫（1），上抛光织物（11），下抛光垫（2）和下抛光布（12）。 上抛光织物附着在上抛光垫的下表面上。 下抛光织物附着在下抛光垫的上表面上。 在一定压力下将GaAs晶片（3）插入上下抛光织物之间。 通过向化学机械研磨装置供给含有20〜31重量％的三聚磷酸钠的第一组成研磨液，进行第一研磨工序。 通过将含有13〜19重量％的三聚磷酸钠的第二组合物研磨液供给化学机械研磨装置，进行第二研磨工序。

公开(公告)号：KR1020060090827A

公开(公告)日：2006-08-16

申请号：KR1020067007108

申请日：2004-08-06

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 나카야마마사히로 ,  마츠모토나오키

IPC: H01L21/20 ,  H01L21/306

CPC classification number: H01L21/02019 ,  H01L21/30612

Abstract: A processing-degenerated layer occurs when nitride semiconductor single crystal wafers are polished. Etching must be performed for removing the processing-degenerated layer. However, since nitride semiconductors are chemically inert, no appropriate etchant is available. Although potassium hydroxide and phosphoric acid have been proposed as an etchant for GaN, their power of corroding the surface of Ga is weak. For removing the processing-degenerated layer, dry etching with the use of halogen plasma can be conducted. Even Ga surface can be pared off by halogen plasma. However, the dry etching would cause a new problem of surface contamination by metal particles. Therefore, wet etching is performed by the use of HF+H2O2, H2 SO4+H2O2, HCl+H2O2, HNO 3, etc. having no selectivity, being corrosive and having an oxidation-reduction potential of 1.2 V or higher as an etchant.

Abstract translation: 当氮化物半导体单晶晶片被抛光时，发生加工退化层。 必须进行蚀刻以去除加工退化层。 然而，由于氮化物半导体是化学惰性的，因此没有适当的蚀刻剂可用。 尽管已经提出氢氧化钾和磷酸作为GaN的蚀刻剂，但它们腐蚀Ga表面的能力较弱。 为了去除加工退化层，可以进行使用卤素等离子体的干蚀刻。 均匀的Ga表面可以被卤素等离子体去除。 然而，干蚀刻将导致金属颗粒表面污染的新问题。 因此，通过使用不具有腐蚀性且氧化还原电位为1.2V以上的无选择性的HF + H 2 O 2，H 2 SO 4 + H 2 O 2，HCl + H 2 O 2，HNO 3等进行湿式蚀刻。

公开(公告)号：KR1020050033422A

公开(公告)日：2005-04-12

申请号：KR1020040067462

申请日：2004-08-26

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 이리쿠라마사토 ,  모치다야스시 ,  나카야마마사히로

IPC: H01L33/22

CPC classification number: H01L21/02013 ,  C30B29/403 ,  H01L21/02395 ,  H01L21/0254 ,  H01L33/0075 ,  H01L33/22 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A nitride semiconductor substrate and a method for manufacturing the same are provided to obtain a nitride base semiconductor thin film having the low potential density and the low cost using an epitaxial growth. A surface roughness of a nitride semiconductor substrate is Rms 5nm to 200nm. The surface roughness of a nitride semiconductor substrate is Rms 50nm to 200nm. The nitride semiconductor substrate having a surface roughness of Rms 5nm to 200nm is obtained by lapping using separated or fixed abrasive grains. The nitride semiconductor substrate having a surface roughness of Rms 5nm to 200nm and a potential density of 10.sup.5cm.sup.-2 to 10.sup.9cm.sup.-2, is obtained by lapping using separated or fixed abrasive grains.

Abstract translation: 提供一种氮化物半导体衬底及其制造方法，以使用外延生长获得具有低电位密度和低成本的氮化物基底半导体薄膜。 氮化物半导体衬底的表面粗糙度为5nm至200nm的Rms。 氮化物半导体衬底的表面粗糙度为50nm至200nm的Rms。 具有5nm至200nm的Rms表面粗糙度的氮化物半导体衬底通过使用分离或固定的磨料研磨而获得。 通过使用分离的或固定的磨粒研磨获得表面粗糙度为5nm至200nm，电位密度为10.sup.5cm.sup.2至10.sup.9cm.sup.2的氮化物半导体衬底 。