中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

10 records (took 0.029 seconds)

    ＩＩＩ족 질화물 결정 및 그 표면 처리 방법, ＩＩＩ족 질화물 적층체 및 그 제조 방법, 및 ＩＩＩ족 질화물 반도체 디바이스 및 그 제조 방법
    4.
    发明公开
    ＩＩＩ족 질화물 결정 및 그 표면 처리 방법, ＩＩＩ족 질화물 적층체 및 그 제조 방법, 및 ＩＩＩ족 질화물 반도체 디바이스 및 그 제조 방법 无效
    第III组氮化物晶体及其表面处理方法，第III组氮化物堆积及其制造方法及其III族氮化物半导体器件及其制造方法

    公开(公告)号：KR1020090115667A

    公开(公告)日：2009-11-05

    申请号：KR1020090036128

    申请日：2009-04-24

    Applicant: 스미토모덴키고교가부시키가이샤

    Inventor： 이시바시게이지 ,  마츠모토나오키 ,  이리쿠라마사토

    IPC: H01L21/302

    CPC classification number: H01L21/02013 ,  C30B29/403 ,  C30B33/00 ,  H01L21/02024 ,  H01L24/32 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/12041 ,  H01L2924/00014 ,  H01L2924/00

    Abstract: PURPOSE: A group III nitride crystal, and a surface processing method thereof, a group III nitride laminate, a manufacturing method thereof, a group III nitride semiconductor device and the manufacturing method thereof are provided to reduce impurity of a crystal surface by removing a hard grain in the crystal after lapping. CONSTITUTION: A surface of group III nitride crystal is lapped using the hard grain with the higher mohshardness than 7. The lapped surface of the group III nitride crystal is polished using the polishing solution without the grain. The pH of the polishing solution without the grain is between 1 and 6 or 8.5 and A laminate structure is comprised of a Ni layer with the 4 nm and an Au layer with 4 nm as a second electrode(662) on a p type GaN(632). The second electrode is bonded in a conductor(682) with a soldering layer(670). A first electrode(661) and the conductor(681) are bonded with a wire(690).

    Abstract translation: 目的：提供III族氮化物晶体及其表面处理方法，III族氮化物层压体，其制造方法，III族氮化物半导体器件及其制造方法，以通过去除硬的来降低晶体表面的杂质 研磨后的晶体颗粒。 构成：使用硬度高于7的硬质晶粒研磨III族氮化物晶体的表面。使用不含晶粒的抛光溶液抛光III族氮化物晶体的重叠表面。 没有颗粒的抛光液的pH值在1到6或8.5之间，层压结构由4nm的Ni层和4nm的Au层组成，作为ap型GaN（632）上的第二电极（662） ）。 第二电极通过焊接层（670）接合在导体（682）中。 第一电极（661）和导体（681）用导线（690）结合。

    ＩＩＩ-Ｖ족 화합물 반도체 기판의 제조 방법
    5.
    发明公开
    ＩＩＩ-Ｖ족 화합물 반도체 기판의 제조 방법 无效
    III-V化合物半导体基板制造方法

    公开(公告)号：KR1020080069531A

    公开(公告)日：2008-07-28

    申请号：KR1020080006651

    申请日：2008-01-22

    Applicant: 스미토모덴키고교가부시키가이샤

    Inventor： 하치고아키히로 ,  마츠모토나오키 ,  니시우라다카유키

    IPC: H01L21/302

    CPC classification number: H01L21/02052 ,  C30B29/40 ,  C30B33/12 ,  H01L21/02019 ,  H01L21/02024 ,  H01L21/30621

    Abstract: A method for manufacturing an III-V compound semiconductor substrate is provided to apply bias power during a first dry etching which is lower than that during a second dry etching, to a chuck so as to reduce damage of the surface of the semiconductor, thereby increasing PL strength of the semiconductor. A method for manufacturing an III-V compound semiconductor substrate comprises the steps of; grinding a surface of a wafer(S1); polishing the surface of the wafer mechanically and chemically(S3,S5); cleaning the surface of the wafer(S7); first-dry etching the surface of the wafer, using a plasma etching device(S9); applying low bias to a chuck, using gas including halogen through a second dry etching process(S11); and cleaning the surface of the wafer(S13).

    Abstract translation: 提供一种制造III-V族化合物半导体衬底的方法，用于在比第二次干法蚀刻期间的第一干法蚀刻期间将偏置功率提供给卡盘，以减少半导体表面的损伤，从而增加 PL的半导体强度。 一种III-V族化合物半导体衬底的制造方法，包括以下步骤： 研磨晶片的表面（S1）; 以机械和化学方式抛光晶片的表面（S3，S5）; 清洁晶片表面（S7）; 使用等离子体蚀刻装置（S9）对晶片的表面进行干式蚀刻。 通过第二次干蚀刻工艺（S11），使用包括卤素的气体将低偏压施加到卡盘上; 并清洗晶片的表面（S13）。

    Ⅲ족 질화물 기판의 제조 방법
    6.
    发明公开
    Ⅲ족 질화물 기판의 제조 방법 无效
    制备III类氮化物基板的方法

    公开(公告)号：KR1020070091245A

    公开(公告)日：2007-09-10

    申请号：KR1020067013173

    申请日：2005-12-27

    Applicant: 스미토모덴키고교가부시키가이샤

    Inventor： 마츠모토나오키

    IPC: H01L21/304 ,  B28D5/04 ,  B24B27/06 ,  H01L21/20

    CPC classification number: H01L21/02027 ,  B28D5/045 ,  C09G1/02 ,  C30B29/403 ,  C30B29/406 ,  C30B33/00 ,  H01L21/302 ,  H01L29/2003 ,  Y10T83/9292

    Abstract: Ingot (3) consisting of a hexagonal group III nitride crystal is cut with the use of wire row (21) composed of wire (22). In this stage, cutting of the ingot (3) is carried out by effecting the cutting while feeding at least one of the ingot (3) and wire (22) in the direction orthogonal to the direction (B) of wire (22) stretching and while supplying an abrasive fluid. In the cutting of the ingot (3), the direction (B) of wire (22) stretching is sloped by >= 3° against the {1-100} face of the ingot (3).

    Abstract translation: 使用由导线（22）构成的导线列（21）切断由六方晶III族氮化物晶体构成的锭（3）。 在该阶段中，通过在与钢丝（22）的方向（B）正交的方向上进给锭（3）和线（22）中的至少一个的方向进行切割来进行切割（3） 并且同时供应磨料流体。 在锭（3）的切割中，线（22）拉伸的方向（B）相对于锭（3）的{1-100}面倾斜> = 3°。

    ＧａＮ 기판의 연마 방법
    8.
    发明公开
    ＧａＮ 기판의 연마 방법 失效
    研磨基材的方法

    公开(公告)号：KR1020060135672A

    公开(公告)日：2006-12-29

    申请号：KR1020067012231

    申请日：2005-12-28

    Applicant: 스미토모덴키고교가부시키가이샤

    Inventor： 마츠모토나오키

    IPC: H01L21/304 ,  B24B37/04 ,  B24B37/10

    CPC classification number: H01L21/02024 ,  B24B7/228 ,  C30B29/406 ,  C30B33/00

    Abstract: A method for abrasing a GaN substrate which comprises a step (a first abrasion step) of abrasing the GaN substrate using a surface plate (101) and an abrasive fluid (27) containing an abrasive material (23) and a lubricating agent (25), while supplying the abrasive fluid (27) onto the surface plate (101), and a step (a second abrasion step)of abrasing the GaN substrate using a surface plate (101) having an abrasive material (29) implanted therein, while supplying a lubricating agent (31) onto the surface plate (101) having an abrasive material (29) implanted therein.

    Abstract translation: 一种用于磨蚀GaN衬底的方法，其包括使用表面板（101）和含有研磨材料（23）和润滑剂（25）的研磨液（27）磨损GaN衬底的步骤（第一磨蚀步骤） 同时将磨料流体（27）供应到所述表面板（101）上，以及使用其中注入有研磨材料（29）的表面板（101）来研磨所述GaN衬底的步骤（第二磨蚀步骤），同时供应 位于表面板（101）上的润滑剂（31），其中具有研磨材料（29）。

    질화갈륨계 반도체 기판과 질화갈륨계 반도체 기판의 제조방법
    9.
    发明公开
    질화갈륨계 반도체 기판과 질화갈륨계 반도체 기판의 제조방법 无效
    氮化镓半导体基板及其制造方法

    公开(公告)号：KR1020060090827A

    公开(公告)日：2006-08-16

    申请号：KR1020067007108

    申请日：2004-08-06

    Applicant: 스미토모덴키고교가부시키가이샤

    Inventor： 나카야마마사히로 ,  마츠모토나오키

    IPC: H01L21/20 ,  H01L21/306

    CPC classification number: H01L21/02019 ,  H01L21/30612

    Abstract: A processing-degenerated layer occurs when nitride semiconductor single crystal wafers are polished. Etching must be performed for removing the processing-degenerated layer. However, since nitride semiconductors are chemically inert, no appropriate etchant is available. Although potassium hydroxide and phosphoric acid have been proposed as an etchant for GaN, their power of corroding the surface of Ga is weak. For removing the processing-degenerated layer, dry etching with the use of halogen plasma can be conducted. Even Ga surface can be pared off by halogen plasma. However, the dry etching would cause a new problem of surface contamination by metal particles. Therefore, wet etching is performed by the use of HF+H2O2, H2 SO4+H2O2, HCl+H2O2, HNO 3, etc. having no selectivity, being corrosive and having an oxidation-reduction potential of 1.2 V or higher as an etchant.

    Abstract translation: 当氮化物半导体单晶晶片被抛光时，发生加工退化层。 必须进行蚀刻以去除加工退化层。 然而，由于氮化物半导体是化学惰性的，因此没有适当的蚀刻剂可用。 尽管已经提出氢氧化钾和磷酸作为GaN的蚀刻剂，但它们腐蚀Ga表面的能力较弱。 为了去除加工退化层，可以进行使用卤素等离子体的干蚀刻。 均匀的Ga表面可以被卤素等离子体去除。 然而，干蚀刻将导致金属颗粒表面污染的新问题。 因此，通过使用不具有腐蚀性且氧化还原电位为1.2V以上的无选择性的HF + H 2 O 2，H 2 SO 4 + H 2 O 2，HCl + H 2 O 2，HNO 3等进行湿式蚀刻。

    질화물 반도체 기판의 제조 방법과 질화물 반도체 기판
    10.
    发明公开
    질화물 반도체 기판의 제조 방법과 질화물 반도체 기판 无效
    制造半导体用氮化物基板和氮化物半导体基板的方法

    公开(公告)号：KR1020050041988A

    公开(公告)日：2005-05-04

    申请号：KR1020040087576

    申请日：2004-10-30

    Applicant: 스미토모덴키고교가부시키가이샤

    Inventor： 마츠모토나오키

    IPC: H01L21/20

    CPC classification number: C30B29/406 ,  C30B33/00

    Abstract: 본 발명은 이종 기초 기판 위에 기상 성장법에 의해서 GaN막을 생성하고 기초 기판을 제거하여 만든 GaN 단독막은 열전도율이나 격자 정수의 차이 때문에 휘어짐이 커 ±40 ㎛∼±100 ㎛가 된다. 그러면 포토리소그래피로 디바이스를 제조하는 것이 어렵기 때문에 휘어짐을 +30 ㎛∼-20 ㎛로 감소시키는 것이 목적이다.
    오목형으로 휜 쪽의 면을 연삭하여 가공 변질층을 부여한다. 가공 변질층은 그 면을 넓히는 작용을 가져, 그 면이 볼록형이 된다. 볼록형이 된 면의 가공 변질층을 에칭으로 제거하여 휘어짐을 줄인다. 또는 볼록형이 된 면과는 반대측의 오목면을 연삭하여 가공 변질층을 발생시킨다. 가공 변질층에 의해서 오목면이 볼록면이 되면 에칭에 의해서 가공 변질층을 적당히 제거하여 휘어짐을 줄인다.

Patent Agency Ranking