-
公开(公告)号：KR1020110047406A
公开(公告)日：2011-05-09
申请号：KR1020090104020
申请日：2009-10-30
Applicant: 인하대학교 산학협력단
CPC classification number: H03M3/04 , H03M2201/644 , H03M2201/814 , H03M2201/932
Abstract: PURPOSE: A differential switch circuit using an NAND gate and a source amplifier is provided to reduce the over-drive voltage by reducing a swing width of a digital signal applied to a differential switch. CONSTITUTION: A current generating unit(100) is connected to a first common node(CN1) to receive uniform static current. A differential switch unit(300) is connected to the current generating unit through a first common node, and supplies uniform static current. A switch driving circuit unit(500) includes a first source amplifier(510) connected to a third NMOS transistor, a second source amplifier(530) connected to a fourth NMOS transistor, and a NAND gate connected to the first and second source amplifiers.
Abstract translation: 目的：提供使用NAND门和源极放大器的差分开关电路，通过减小施加到差分开关的数字信号的摆幅来减小过驱动电压。 构成：电流产生单元（100）连接到第一公共节点（CN1）以接收均匀的静态电流。 差动开关单元（300）通过第一公共节点连接到电流发生单元，并提供均匀的静态电流。 开关驱动电路单元（500）包括连接到第三NMOS晶体管的第一源极放大器（510），连接到第四NMOS晶体管的第二源极放大器（530）和连接到第一和第二源极放大器的与非门。
-
公开(公告)号：KR101105263B1
公开(公告)日：2012-01-17
申请号：KR1020090110659
申请日：2009-11-17
Applicant: 인하대학교 산학협력단
IPC: H03M1/66
Abstract: 본 발명은 주파수 감지회로를 이용한 전류 구동 방식의 디지털-아날로그 변환기에 대해 개시한다.
본 발명에 따른 디지털-아날로그 변환기는, 주파수 감지회로 및 스위치 구동회로부를 포함하되, 상기 주파수 감지회로는 상기 주파수 감지회로를 이용한 디지털 아날로그 변환기에 입력된 입력 신호의 주파수와 별도로 입력된 기준 신호의 주파수를 비교하여 고속 또는 저속인지에 따라 상기 스위치 구동회로부를 구동하도록 제어신호를 송신한다. 이에 따라, 상기 스위치 구동회로부는, 상기 주파수 감지회로로부터 수신한 제어신호에 따라 제1 차동 스위치 구동회로 및 제2 차동 스위치 구동회로를 독립적으로 구동하는 것을 특징으로 한다.
따라서, 본 발명에 의하면, Clock-Feedthrough 현상 및 Charge-Injection 현상을 억제함으로써 출력단에서의 글리치 에너지를 감소시킴과 더불어, 딜레이(Delay)에 의한 신호의 스큐(Skew) 현상을 줄임으로써, 디지털-아날로그 변환기의 동적 성능을 향상시키는 효과가 있다.
디지털, 아날로그, 변환기, 주파수 감지회로-
公开(公告)号：KR101093732B1
公开(公告)日：2011-12-19
申请号：KR1020090104020
申请日：2009-10-30
Applicant: 인하대학교 산학협력단
Abstract: 본 발명에서 낸드 게이트와 소스 증폭기를 이용한 차동 스위치 구동회로에 대해 개시한다. 본 발명에 따른 차동 스위치 구동회로는, 제1 공통 노드(CN1)와 연결되어 일정한 정전류를 공급받는 전류 발생부; 상기 전류 발생부와 제1 공통 노드(CN1)를 통해 연결되어 일정한 정전류를 공급하며, 상기 제1 공통 노드(CN1)와 연결된 제3 NMOS 트랜지스터(MN3) 및 제4 NMOS 트랜지스터(MN4)를 포함하는 차동 스위치부; 및 스위치 구동회로부를 포함하되, 상기 스위치 구동회로부는, 상기 제3 NMOS 트랜지스터(MN3)와 제1 노드(N1)를 통해 연결되는 제1 소스 증폭기; 상기 제4 NMOS 트랜지스터(MN4)와 제2 노드(N2)를 통해 연결되는 제2 소스 증폭기; 및 상기 제1 소스 증폭기 및 상기 제2 소스 증폭기와 제2 공통 노드(CN2)를 통해 연결된 낸드 게이트; 를 포함한다.
따라서, 본 발명에 따르면, 아날로그 출력단에서 발생하는 글리치 에너지를 최소화할 수 있는 효과가 있으며, 낸드 게이트를 통해 차동 스위치 구동회로의 출력 신호를 동기화시킴에 따라 디지털 아날로그 변환기의 동적 성능을 향상시킬 수 있는 효과도 있다.
차동 스위치, 디지털, 아날로그, 변환기, 소스 증폭기-
公开(公告)号：KR1020110054128A
公开(公告)日：2011-05-25
申请号：KR1020090110659
申请日：2009-11-17
Applicant: 인하대학교 산학협력단
IPC: H03M1/66
CPC classification number: H03M1/668 , H03M1/662 , H03M2201/6128 , H03M2201/644
Abstract: PURPOSE: A digital-to-analog converter of a current-steering method using a frequency sensing circuit is provided to reduce glitch energy in an output terminal of a digital-to-analog converter by reducing a clock-feedthrough phenomenon and a charge-injection phenomenon. CONSTITUTION: A switch driving circuit unit(300) drives a digital-to-analog differential switch by using a frequency detection circuit according to the control of a frequency detection circuit(100). The frequency detection circuit transfers a control signal for driving a switch driving circuit unit according to the high speed and low speed state of the input signal. The frequency detection circuit includes a comparison unit, a detection unit, a first buffer unit, an electric charge bump circuit and a second buffer unit.
Abstract translation: 目的：提供使用频率感测电路的电流转向方法的数模转换器，以通过减少时钟馈通现象和电荷注入来减少数模转换器的输出端中的毛刺能量 现象。 构成：开关驱动电路单元（300）通过使用频率检测电路根据频率检测电路（100）的控制来驱动数模转差动开关。 频率检测电路根据输入信号的高速和低速状态传送用于驱动开关驱动电路单元的控制信号。 频率检测电路包括比较单元，检测单元，第一缓冲单元，电荷碰撞电路和第二缓冲单元。
-
-
-
Search Results
4
records
(took 0.017 seconds)
