公开(公告)号：KR101902119B1

公开(公告)日：2018-11-07

申请号：KR1020170077183

申请日：2017-06-19

Applicant: 전북대학교산학협력단

Inventor： 조성익 ,  진유린 ,  김성미 ,  이민웅 ,  서연호

IPC: H03M1/46 ,  H03M1/00

Abstract: 본발명은 A/D변환기의해상도에따라구비되는커패시터어레이로이루어지는 D/A변환기를스위치드-커패시터로대체하여전력소모와칩 면적을감소시킬수 있는축자비교형 A/D변환기에관한것이다. 본발명은위와같은문제점을해결하기위해커패시터어레이루구성되는 D/A 변환기를스위치드-커패시터 D/A 변환기로대체하여커패시턴스를줄임으로써, 전력소모와칩 면적을감소시킬수 있는효과가있다.

公开(公告)号：KR101931440B1

公开(公告)日：2018-12-20

申请号：KR1020170094259

申请日：2017-07-25

Applicant: 전북대학교산학협력단

Inventor： 서연호 ,  조성익 ,  김성미 ,  이민웅 ,  진유린

IPC: G01D18/00 ,  G01D3/032

Abstract: 본 발명은 각도변위 측정장치(RVDT)의 입력신호와 출력신호의 디지털신호를 XOR 위상 검출기를 통해 비교하여 위상차만큼 시간딜레이를 주어 위상오차를 보정할 수 있는 각도 변위 측정용 저면적 위상 보정 회로에 관한 것이다. 본 발명은 각도변위 측정장치(RVDT)의 입력신호와 출력신호의 디지털신호를 XOR 위상 검출기를 통해 비교하여 위상차만큼 입력신호에 시간딜레이를 주어 위상오차를 보정함으로써, 칩 면적을 감소시킬 수 있는 효과가 있다.

公开(公告)号：KR101559456B1

公开(公告)日：2015-10-13

申请号：KR1020140139251

申请日：2014-10-15

Applicant: 전북대학교산학협력단

Inventor： 조성익 ,  이민웅 ,  김재붕 ,  김성미 ,  권익준 ,  정기상

IPC: H03M3/02

CPC classification number: H03M3/39 ,  H03M3/32 ,  H03M2201/62 ,  H03M2201/932

Abstract: 본발명은 3차시그마-델타변조기(100)에관한것으로서, 1차시그마-델타변조기를구성하는첫째단(110)과; 상기첫째단(110)에케스케이드로연결되며 2차시그마-델타변조기를구성하는둘째단(120)과; 상기둘째단(120)에연결되며상기둘째단(120)에서전달받은아날로그신호를디지털신호로변환하여출력하는 1비트비교기(130)와; 상기첫째단(110)의입력에서둘째단(120)으로연결되는지연된피드포워드경로(140)를포함하여이루어진것을특징으로한다. 본발명에따르면, 지연된피드포워드경로를이용하여전력소모와면적을줄일수 있는효과가있다.

Abstract translation: 本发明涉及三阶Σ-Δ调制器（100）。 三阶Σ-Δ调制器（100）包括：配置一阶Σ-Δ调制器的第一端（110） 第二端（120），其以级联方式连接到所述第一端并配置二阶Σ-Δ调制器; 连接到第二端（120）的单比特比较器（130）将从第二端（120）接收的模拟信号转换为数字信号，并输出转换的数字信号; 以及从第一端（110）的输入端连接到第二端（120）的延迟前馈路径（140）。 本发明可以使用延迟的前馈路径（140）来降低功率消耗和调制器占用的面积。