公开(公告)号：WO2022103232A1

公开(公告)日：2022-05-19

申请号：PCT/KR2021/016678

申请日：2021-11-15

Applicant: 충남대학교산학협력단

Inventor： 이희덕 ,  송형섭 ,  최현웅

IPC: G01R31/3183 ,  G01R31/317

Abstract: 신소자 테스트 시스템이 개시된다. 상기 시스템은, 하나 이상의 단위 셀 테스트 어레이;를 포함하는 어레이 테스트 패턴; 및 상기 어레이 테스트 패턴에 신호를 인가하기 위한 디멀티플렉서;를 포함할 수 있다. 상기 단위 셀 테스트 어레이는, 트랜지스터;를 포함하고, 상기 트랜지스터에는 BEOL 공정을 통해 테스트 대상이 되는 신소자가 집적될 수 있다.

公开(公告)号：KR1020170016673A

公开(公告)日：2017-02-14

申请号：KR1020150110063

申请日：2015-08-04

Applicant: 충남대학교산학협력단

Inventor： 이희덕 ,  이맹 ,  김제영

IPC: H01L29/43 ,  H01L29/18 ,  H01L21/28 ,  H01L21/285 ,  H01L21/324

Abstract: 본발명은모스펫의콘택이텔루륨-니켈-인듀인듐갈륨아세나이드로형성되어접촉저항을감소시키는기술에관한것이다. 보다구체적으로, 본발명의콘택은인듐갈륨아세아니드가적층된기판의소오스및 드레인영역에텔루륨층과니켈층을적층하고열처리하여얻어진다. 본발명의실시예에따른콘택의접촉저항은니켈-인듀인듐갈륨아세나이드로형성된콘택에비해현저하게낮다.

公开(公告)号：KR1020110087186A

公开(公告)日：2011-08-02

申请号：KR1020100017207

申请日：2010-02-25

Applicant: 충남대학교산학협력단

Inventor： 이희덕 ,  박상욱

IPC: G01R27/26

CPC classification number: G01R27/2605 ,  G01R29/02 ,  G01R31/2879

Abstract: PURPOSE: An apparatus for measuring capacitance using an on-chip pulse generator is provided to precisely measuring minute capacitance by reducing the distortion of a signal which activates a transistor. CONSTITUTION: An inside pulse generating unit(30) outputs a first control signal and a second controlling signal. A comparison unit(10) comprises a first and a second transistor which are operated according to the first and the second controlling signal. A measuring unit(20) comprises a third transistor and a fourth transistor which are operated according to the first and the second controlling signal. A measurement capacitor(C1) is connected to the measuring unit. The state of charge is varied by the operation of the third and fourth transistor.

Abstract translation: 目的：提供使用片上脉冲发生器测量电容的装置，通过减少激活晶体管的信号的失真来精确测量微小电容。 构成：内部脉冲发生单元（30）输出第一控制信号和第二控制信号。 比较单元（10）包括根据第一和第二控制信号操作的第一和第二晶体管。 测量单元（20）包括根据第一和第二控制信号操作的第三晶体管和第四晶体管。 测量电容器（C1）连接到测量单元。 通过第三和第四晶体管的操作来改变充电状态。

公开(公告)号：KR101749599B1

公开(公告)日：2017-06-21

申请号：KR1020150110063

申请日：2015-08-04

Applicant: 충남대학교산학협력단

Inventor： 이희덕 ,  이맹 ,  김제영

IPC: H01L29/43 ,  H01L29/18 ,  H01L21/28 ,  H01L21/285 ,  H01L21/324

Abstract: 본발명은모스펫의콘택이텔루륨-니켈-인듀인듐갈륨아세나이드로형성되어접촉저항을감소시키는기술에관한것이다. 보다구체적으로, 본발명의콘택은인듐갈륨아세아니드가적층된기판의소오스및 드레인영역에텔루륨층과니켈층을적층하고열처리하여얻어진다. 본발명의실시예에따른콘택의접촉저항은니켈-인듀인듐갈륨아세나이드로형성된콘택에비해현저하게낮다.

Abstract translation: 本发明涉及一种用于降低形成碲化镍铟镓铟中MOSFET的接触的接触电阻的技术。 更具体地说，本发明的触点是通过层叠其上沉积有砷化铟镓的衬底的源电极和漏电极的层以及镍层，然后进行热处理而获得的。 根据本发明实施例的触点的接触电阻显着低于与镍铟铟镓砷形成的触点。

公开(公告)号：KR101519548B1

公开(公告)日：2015-05-13

申请号：KR1020140010042

申请日：2014-01-28

Applicant: 충남대학교산학협력단

Inventor： 이희덕 ,  성승용 ,  오선호 ,  송형섭

IPC: H01L29/73 ,  H01L21/331

CPC classification number: H01L29/73 ,  H01L21/324 ,  H01L21/326

Abstract: 본발명은정합특성향상을위한쌍극성접합트랜지스터에관한것이다. 본발명의일 실시예에따른쌍극성접합트랜지스터는, 기판상에형성되는이미터영역; 상기기판상에서상기이미터영역으로부터이격되어형성되는베이스영역; 및상기기판상에서상기이미터영역및 상기베이스영역으로부터이격되어형성되는컬렉터영역;을포함할수 있다.

Abstract translation: 本发明涉及一种用于改善匹配特性的双极结型晶体管。 根据本发明的一个实施例的双极结型晶体管包括形成在基板上的发射极区域，形成在与发射极区域分离的基板上的基极区域和形成在基板上的集电极区域 与发射极区域和基极区域分离。

公开(公告)号：KR101277776B1

公开(公告)日：2013-06-24

申请号：KR1020120031927

申请日：2012-03-28

Applicant: 충남대학교산학협력단

Inventor： 이희덕 ,  정의정

IPC: H01L29/73 ,  H01L21/328

CPC classification number: H01L29/732 ,  H01L21/823493 ,  H01L21/8249 ,  H01L29/1058

Abstract: PURPOSE: A bipolar junction transistor for high matching characteristics is provided to reduce a total area by shortening the path of current flowing into a device and extending the width. CONSTITUTION: A first junction includes a first conductive impurity. A first well includes a second conductive impurity. A second well surrounds the first well. The second well is formed in the lower part of the first well. The first well is a U shape.

Abstract translation: 目的：提供用于高匹配特性的双极结型晶体管，通过缩短流入器件的电流的路径并延长宽度来减小总面积。 构成：第一结包含第一导电杂质。 第一阱包括第二导电杂质。 第二口井围绕第一口井。 第二井形成在第一井的下部。 第一口是U形。

公开(公告)号：KR1020120095769A

公开(公告)日：2012-08-29

申请号：KR1020110052341

申请日：2011-05-31

Applicant: 충남대학교산학협력단

Inventor： 이희덕 ,  정의정

IPC: H01L29/73

Abstract: PURPOSE: A bipolar junction transistor with improved matching characteristic is provided to reduce manufacturing costs by reducing entire flat area. CONSTITUTION: An emitter(E1) of a first transistor(T1) contains a first conductive impurity. An emitter(E2) of a second transistor(T2) contains the first conductive impurity. A base(B) of the first and second transistors contains a second conductive impurity. A collector(C) of the first and second transistors contains the first conductive impurity. The base and the collector of the first transistor is same as the base and the collector of the second transistor.

Abstract translation: 目的：提供具有改进的匹配特性的双极结型晶体管，通过减少整个平坦面积来降低制造成本。 构成：第一晶体管（T1）的发射极（E1）含有第一导电杂质。 第二晶体管（T2）的发射极（E2）包含第一导电杂质。 第一和第二晶体管的基极（B）含有第二导电杂质。 第一和第二晶体管的集电极（C）含有第一导电杂质。 第一晶体管的基极和集电极与第二晶体管的基极和集电极相同。

公开(公告)号：KR102212009B1

公开(公告)日：2021-02-03

申请号：KR1020190040688

申请日：2019-04-08

Applicant: 충남대학교산학협력단

Inventor： 이가원 ,  이희덕 ,  유호영 ,  이상렬 ,  이종건

IPC: H01L23/538 ,  H01L23/498 ,  H01L21/324 ,  H01L21/52

Abstract: 본발명은플렉서블기판기반의하이브리드집적회로장치및 그의제조방법에관한것이다. 하이브리드집적회로장치는플렉서블기판과상기플렉서블기판상에조립되어, 서로전기적으로연결가능한다수의기능블록을포함한다. 상기다수의기능블록중제1기능블록은상기플렉서블기판과는다른제1플렉서블기판상에형성된제1전극을구비하고, 제2기능블록은상기플렉서블기판과는다른제2플렉서블기판상에형성된제2전극을구비한다. 상기제1기능블록과상기제2기능블록은, 상기제1전극과제2전극이직접콘택되어전기적으로연결되거나또는상기제1전극과제2전극이비어전극을통해콘택되어전기적으로연결된다.

公开(公告)号：KR101995331B1

公开(公告)日：2019-07-03

申请号：KR1020180006979

申请日：2018-01-19

Applicant: 충남대학교산학협력단

Inventor： 이희덕 ,  오동준 ,  권성규 ,  송형섭 ,  김소영

IPC: H01L29/772 ,  H01L29/739

公开(公告)号：KR101771173B1

公开(公告)日：2017-08-24

申请号：KR1020150056635

申请日：2015-04-22

Applicant: 충남대학교산학협력단

Inventor： 이희덕 ,  김제영 ,  이맹

IPC: H01L21/205 ,  H01L21/28 ,  H01L21/324

Abstract: 본발명은접촉저항을낮출수 있는저마나이드형성방법및 저마나이드를포함하는반도체소자에관한것으로, 본발명의일 실시예에따른저마나이드형성방법은게르마늄(Ge) 기판상에안티모니층을증착하는단계; 상기안티모니층 상에금속층을증착하는단계; 및상기금속층이증착된기판을열처리하는단계;를포함할수 있다.

Abstract translation: 根据本发明实施例的形成锗化物的方法包括在锗（Ge）衬底上沉积锑层， 该方法包括： 在锑层上沉积金属层; 并对其上沉积有金属层的衬底进行热处理。