-
-
公开(公告)号：KR101900391B1
公开(公告)日：2018-09-21
申请号：KR1020170029310
申请日：2017-03-08
Applicant: 충북대학교 산학협력단
IPC: H03K19/0185 , H03K19/00
Abstract: 본발명은 SR 래치를이용한셀프리셋레벨시프터에관한것으로서, 전류미러를이용한레벨시프터와, 레벨변환에대응하여레벨시프터를리셋시키는 SR 래치를포함하며, 입력신호또는반전된입력신호와함께레벨시프터의출력신호를피드백하여 SR 래치에입력하고, SR 래치의출력신호와반전된입력신호또는입력신호의연산을통해펄스파를생성시키고, 펄스파를이용하여레벨시프터의동작을제어한다. 본발명에따르면, SR 래치를이용하여레벨시프터를리셋시켜누설전류를방지함으로써, 저전압에서의전력전력효율을증가시킬수 있다.
-
公开(公告)号：KR101854620B1
公开(公告)日：2018-06-15
申请号：KR1020170029316
申请日：2017-03-08
Applicant: 충북대학교 산학협력단
CPC classification number: G06F1/24 , G06F1/08 , G06F1/3237 , Y02D10/128
Abstract: 본발명은저전압파워-온리셋회로에관한것으로서, 전원전압으로부터파워-온활성화신호를생성및 중지함과아울러비교기출력신호를생성하는리셋신호생성기와, 비교기출력신호와파워-온활성화신호를논리연산하여파워-온리셋신호를출력하는연산소자와, 파워-온활성화신호의생성에대응하여비교기활성화신호를생성하여리셋신호생성기로부터비교기출력신호를출력시키고, 파워-온활성화신호의생성중지에대응하여비교기활성화신호의생성을중지시켜리셋신호생성기의동작을중지시키는클럭신호생성기를포함한다. 본발명에따르면, 파워-온리셋회로를구성하는전원전압감지회로에 MOS 트랜지스터를이용함으로써낮은전원전압에서리셋신호를용이하게생성할수 있을뿐 아니라, 전원전압감지회로에형성된비교기를제어하기위해클럭신호생성기를추가하고, 클럭신호생성기를이용하여비교기를제어함으로써리셋이후에파워-온리셋회로의동작을차단하여전력소모를줄일수 있다.
-
公开(公告)号：KR101834975B1
公开(公告)日：2018-04-20
申请号：KR1020170029311
申请日：2017-03-08
Applicant: 충북대학교 산학협력단
CPC classification number: H03M1/38 , H03M1/1245 , H03M2201/62 , H03M2201/8152
Abstract: 본발명은분리형단조연속근사아날로그디지털변환기에관한것으로서, 연속근사레지스터(SAR) 제어로직에의해스위칭제어에대응하여입력신호인제1입력신호(V)와제2입력신호(V)를입력받아샘플동작및 홀드동작을수행하는샘플홀드부와, 샘플홀드시간동안제1입력신호와제2입력신호에대해각각에대응되는출력전압값인제1출력신호와제2출력신호로생성하며, 브릿지커패시터(C)를상위비트또는하위비트를결정하기위한커패시터어레이를 2단구조로형성한커패시터어레이와, 샘플홀드부와연동되어상위비트또는하위비트를결정하는스위치(S7)와, 제1출력신호와제2출력신호의크기를비교하여비교결과에따라디지털값을출력하는비교기와, 디지털값에대응하여최종디지털코드값을결과신호로출력하는연속근사레지스터제어로직을포함한다. 본발명에따르면, 분리형과단조를조합하여커패시터개수감소, 에너지효율향상, 커패시터크기구현가능, 정확도향상등의효과를기대할수 있다.
-
公开(公告)号：KR101879331B1
公开(公告)日：2018-07-18
申请号：KR1020170029313
申请日：2017-03-08
Applicant: 충북대학교 산학협력단
IPC: H03M1/78
CPC classification number: H03M1/785 , H03M2201/3168 , H03M2201/814
Abstract: 본발명은이중출력용폴디드저항열디지털아날로그변환기에관한것으로서, 동일한저항값을갖는 2개의저항들이제1기준전압(V)과제2기준전압(V) 사이에직렬연결되어있는저항열(R)과, N/2의상위비트를출력하는워드라인디코더(Word line decoder)와, N/2의하위비트를출력하는비트라인디코더(Bit line decoder)와, 워드라인디코더의상위비트에대응하는각 출력단에접속되어스위칭되며, 저항열의해당전압값(V)을출력하는 2개의워드라인스위치(WL-S)와, 비트라인디코더의하위비트에대응하는각 출력단에접속되어스위칭되며, 하위비트에대응하는해당전압값(V)을출력하는 N 개의비트라인스위치(BL-S)와, 워드라인디코더의상위비트에대응하는각 출력단에접속되어스위칭되며, 각라인간이웃전압값(V)을출력하는 N 개의워드라인더미스위치(WL-DS)와, 비트라인디코더의하위비트에대응하는각 출력단에접속되어스위칭되며, 하위비트에대응하는해당이웃전압값(V)을전달하는 N 개의비트라인더미스위치(BL-DS)와, 비트라인스위치(BL-S) 및비트라인더미스위치(BL-DS)가일측단자가접속되고, 자신의출력단이타측단자에접속되는출력버퍼(Output buffer)를포함한다. 본발명에따르면, 고해상도를구현하면서도 R-DAC의스위치개수를최소화함으로써, R-DAC의칩 면적을감소시킬수 있다. 데이터구동부(Data Driver) IC칩면적에대부분은 R-DAC가차지하고있으므로, R-DAC의면적을줄임으로써데이터구동부 IC칩의크기감소및 원가절감을달성할수 있다. 또한, 스위치의수가줄어들면스위치가가지고있는기생저항, 캐패시터가감소해 R-DAC 동작속도가빨라져고속처리가가능하게된다.
-
Patent Agency Ranking
-
-
公开(公告)号：KR101996963B1
公开(公告)日：2019-07-05
申请号：KR1020170184303
申请日：2017-12-29
Applicant: 충북대학교 산학협력단
IPC: G01R19/175 , H02M3/158 , H02M1/04
-
-
公开(公告)号：KR1020180103199A
公开(公告)日：2018-09-19
申请号：KR1020170029310
申请日：2017-03-08
Applicant: 충북대학교 산학협력단
IPC: H03K19/0185 , H03K19/00
CPC classification number: H03K19/018521 , H03K3/356104 , H03K19/0016
Abstract: 본발명은 SR 래치를이용한셀프리셋레벨시프터에관한것으로서, 전류미러를이용한레벨시프터와, 레벨변환에대응하여레벨시프터를리셋시키는 SR 래치를포함하며, 입력신호또는반전된입력신호와함께레벨시프터의출력신호를피드백하여 SR 래치에입력하고, SR 래치의출력신호와반전된입력신호또는입력신호의연산을통해펄스파를생성시키고, 펄스파를이용하여레벨시프터의동작을제어한다. 본발명에따르면, SR 래치를이용하여레벨시프터를리셋시켜누설전류를방지함으로써, 저전압에서의전력전력효율을증가시킬수 있다.
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.017 seconds)
