Abstract:
전자 장치가 소재의 전자 구조를 예측하는 방법의 일 실시예는, 상기 제1 소재를 구성하는 원소들에 관련된 사용자의 입력 데이터를 수신하는 단계, 상기 수신된 입력 데이터를, 상기 제1 소재의 상태 밀도를 추정하기 위한 학습 모델에 적용하는 단계 및 상기 학습 모델로부터 출력되는 상기 제1 소재의 에너지 준위 별 상태 밀도를 나타내는 제1 그래프를 출력하는 단계를 포함하며, 상기 학습 모델은, 상기 제1 소재를 구성하는 복수의 원소들 중 적어도 일부로 구성된 복수의 제2 소재들에 대한 기 입력된 데이터 및 상기 복수의 제2 소재들 각각의 에너지 준위 별 상태 밀도를 나타내는 복수의 제2 그래프에 기초하여, 상기 제1 그래프를 생성하도록 학습된 것일 수 있다.
Abstract:
PURPOSE: A method for manufacturing a dielectric thin film is provided to form an Mg2Hf5O12 dielectric thin film with low leakage current, high breakdown voltage properties at room temperature by a sputtering method. CONSTITUTION: A dielectric thin film comprises Mg2Hf5O12, MgO and Mg2Hf5O12, or HfO2 and Mg2Hf5O12. A method for preparing the dielectric thin film comprises the steps of: (i) mixing an MgO powder and a HfO2 powder and calcining the mixture at high temperature to form an MgO-HfO2 composite; (ii) pulverizing and molding the MgO-HfO2 composite and sintering the molded material at high temperature to form an MgO-HfO2 sputtering target; and (iii) forming a thin film using the MgO-HfO2 sputtering target by a sputtering method.
Abstract:
PURPOSE: A transistor using a polymethylmethacrylate thin film is provided to improve the stability of a device by using a polymethylmethacrylate thin film as a gate insulation layer and an organic protection layer. CONSTITUTION: A gate electrode is formed on a substrate. A gate insulation layer includes a gate electrode and a polymethacrylic acid thin film formed on the substrate. A channel layer is formed on the gate insulation layer. A source electrode and a drain electrode are formed to expose a part of the channel layer. The organic protection layer includes a polymethacrylic acid thin film formed on the partially exposed channel layer, the source electrode, and the drain electrode.
Abstract:
본 발명은 상온에서 스퍼터링 법으로 증착된 Mg 2 Hf 5 O 12 유전체 박막과 이를 포함하는 캐퍼시터 및 트랜지스터와 이들의 제조방법에 관한 것이다. 더욱 상세하게는 Mg 2 Hf 5 O 12 를 포함하는 유전체 박막, MgO 및 Mg 2 Hf 5 O 12 를 포함하는 유전체 박막 또는 HfO 2 및 Mg 2 Hf 5 O 12 를 포함하는 유전체 박막과; 기판, 제1 전극, 제2 전극 및 유전체층을 포함하고, 상기 유전체층은 상기 제1 전극과 제2 전극 사이에 위치하고, Mg 2 Hf 5 O 12 를 포함하는 유전체 박막인 것인 캐퍼시터; 및 기판, 상기 기판 상에 형성되는 게이트 전극, 상기 게이트 전극 및 기판 상에 형성되는 게이트 절연막, 상기 게이트 절연막 상에 형성되는 채널층, 및 상기 채널층 상에, 상기 채널층을 적어도 일부 드러내도록 형성되는 소스 전극 및 드레인 전극을 포함하고, 상기 게이트 절연막은, Mg 2 Hf 5 O 12 를 포함하는 유전체 박막인 것인 전계 효과 트랜지스터에 관한 것이다. 또한, (a) MgO 분말과 HfO 2 분말을 혼합하고 고온에서 하소하여 MgO - HfO 2 복합체를 형성하는 단계; (b) 상기 MgO - HfO 2 복합체를 분쇄하고 성형한 후 고온 소결하여 MgO - HfO 2 복합체 스퍼터링 타켓을 형성하는 단계 및; (c) 상기 MgO - HfO 2 복합체 스퍼터링 타켓을 이용하여 스퍼터링 법으로 박막을 형성하는 단계를 포함하는 Mg 2 Hf 5 O 12 를 포함하는 유전체 박막의 제조방법과; 상기의 Mg 2 Hf 5 O 12 를 포함하는 유전체 박막의 제조방법을 포함하는 캐퍼시터 및 트랜지스터의 제조방법에 관한 것이다.
Abstract:
본 발명은 게이트 절연층과 유기 보호층 고분자 박막을 포함하는 트랜지스터 및 그 제조방법에 관한 것으로, 기판, 상기 기판 상에 형성되는 게이트 전극, 상기 게이트 전극 및 기판 상에 형성되는 폴리메타크릴산(폴리메틸메타크릴레이트 유도체) 박막을 포함하는 게이트 절연층, 상기 게이트 절연층 상에 형성되는 채널층, 상기 채널층 상에, 상기 채널층을 적어도 일부 드러내도록 형성되는 소스 전극 및 드레인 전극, 및 상기 소스 전극, 드레인 전극 및 일부 드러난 채널층 상에 형성된 폴리메타크릴산 박막을 포함하는 유기 보호층을 포함하는 트랜지스터에 관한 것이다. 또한, 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 및 기판 상에 폴리메타크릴산 박막의 게이트 절연층을 형성하는 단계, 상기 게이트 절연층 상에 채널층을 형성하는 단계, 상기 채널층 상에 상기 채널층을 적어도 일부 드러내도록 소스 전극 및 드레인 전극을 형성하는 단계, 및 상기 소스 전극, 드레인 전극 및 일부 드러난 채널층 상에 폴리메타크릴산 박막의 유기 보호층을 형성하는 단계를 포함하는 트랜지스터 제조방법에 관한 것이다. 스퍼터링, 고분자 박막, 폴리메틸메타크릴레이트 (PMMA), 폴리메타크릴산, 게이트 절연층, 유기 보호층, 트랜지스터